

## 다층 PCB를 이용한 고밀도 On-Board DC/DC Converter

김영필\*, 김태식\*, 임범선\*, 김희준\*\*

\*동아일렉콤, \*\*한양대학교

## High Density On-Board DC/DC Converter Using Multi-Layer PCB

Y.P. Kim\*, T.S. Kim\*, B.S. Lim\*, and H.J. Kim\*\*

\*Dongah Elecomm Corp., \*\*Fac. of Electronic & Computer Eng. Hanyang Univ.

### ABSTRACT

In this paper, high density on-board dc/dc converter using multi-layer PCB is proposed. Recently, the communication system wants power supply of open-frame, high density and low profile.

So experimental converter was consisted of 3.3V/30A Quarter Brick size DC/DC Converter. To power height limit, coil of transformer, choke and circuits were consisted of multi layer PCB.

Besides to improve of efficency, made secondary synchronous rectifier Mosfet driving circuit. So total efficiency could be improved.

### 1. 서 론

최근 전자, 통신 분야의 급속한 발전으로 인한 전송 속도 및 전송량의 증가로 통신 장비에서 필요로 하는 부하가 증가되고, CPU의 구동전압이 급속히 낮아지고 있다. 따라서 저 전압, 대 전류용 전원 장치의 필요성이 대두되고 있다. 뿐만 아니라 전원 장치의 고효율, 소형, 경량화에 대한 중요성이 대두되면서 On-Board형 DC/DC Converter의 경우 시스템 실장 면적이 크게 고려되어진 개방형(Open-Frame)으로 사용되고 있다. 또한 시스템 보드의 높이의 제한에 따른 전원 장치의 높이도 10mm이하로 제한 되어지고 있다.

따라서, 최근 전원 장치의 Size는 점점 소형 경량화 되면서 고밀도화 된 On-Board DC/DC Converter 가 널리 사용되고 있다.

본 논문에서는 소형 경량화를 위한 Quarter Brick Size 의 개방형 DC/DC Converter를 제작, 실험하였다.

전체 회로 구성은 Forward Converter 동기정류 방식으로 구성하였고 전체 높이 제한을 위해 다층 PCB 패턴으로 트랜스포머 및 인덕터, 전체 회로를 구성하였다. 또한 2차측 동기 정류 방식은 기존의 자기 구동 방식보다 좀더 향상된 효율을 얻기 위해 2차측 동기 정류 Mosfet 구동회로를 구성하였다.

본 논문의 DC/DC Converter는 모든 전기적인 보호기능을 가지고 있으며 입력전압 범위 -36V~-72V에서 3.3V/30A의 출력을 가진다.

### 2. 구성 및 동작원리 특징

#### 2.1 구성 및 특징

그림 1은 기존의 동기 정류 방식의 기본회로로써 2차측에 전달되는 신호로 동기정류 스위치  $SQ_1, SQ_2$ 를 구동하는 방식이다.

이와 같은 방식은  $SQ_2$ 의 구동시 입력 전압과 비례하여 게이트 구동 전압도 증가하며 큰 출력 전압을 얻고자 할 경우에도 트랜스포머 2차측에 유기 되는 전압 또한 커지기 때문에  $SQ_2$ 의 구동 전압도 커지게 된다. 또한 작은 출력 전압을 얻고자 할 경우에는 동기 정류 Mosfet를 구동하는 유기 전압이 낮아 지기 때문에 게이트 전압을 높이기 위한 게이트용 권선을 따로 구성하여야 한다. 이런 경우 효율이 어느 이상의 입력전압 혹은 출력 전압에 따라 감소하는 단점을 가지고 있다.

그림 2는 본 논문에서 응용된 동기정류 방식의 회로로써 2차측 동기 정류 Mosfet  $SQ_2$ 의 게이트 신호를 PWM IC의 /Q 신호를 이용하여 구동하는 방식으로 입력 전압의 변화나 출력 전압의 변화에 대해 전압 레벨이 일정한 게이트 신호를 공급할 수 있다.




그림 1 기존의 동기정류 방식  
Fig.1 Synchronous Rectifier of conventionality




그림 2. 제안된 동기 정류 방식  
Fig.2 The Proposed Synchronous Rectifier

이때 \$SQ\_2\$의 게이팅시 소모되는 전력은 수식 (1)과 같이 표현할 수 있다.

$$P = \frac{1}{T} \int_{t_0}^{t_0+T} p(t) dt = \frac{1}{T} \int_{t_0}^{t_0+T} v(t)i(t) dt \quad (1)$$

입력 가변시 \$v(t)\$의 최대값은 일정 하기 때문에 자기 구동 방식의 게이트 전압 평균값 보다 \$v(t)\$는 작게 된다. 따라서 \$SQ\_2\$의 게이팅시 소모되는 전력은 그만큼 감소하게 되어 게이트 손실을 줄일수 있다.

## 2.2 동작 원리

그림 3은 제안된 Converter의 등가회로이며 메인 스위치 \$Q\_1\$ 동작후, 동기정류 스위치 \$SQ\_1, SQ\_2\$가 동작한다. \$SQ\_1\$은 트랜스포머에 유기되는 순방향 신호로 자기 구동을 하며 \$SQ\_2\$는 PWM IC의 /Q 신호를 이용한 구동회로를 통하여 동작된다. 기본적인 동작 원리는 일반적인 Forward Converter와 같으며, 그림 4의 구성도와 그림 5의 이론적인 게이트 파형을 기본으로 \$SQ\_2\$ 구동시 동작 원리를 설명한다.

PWM IC의 Q신호는 1차측 주 스위치 \$Q\_1\$을 구동시키며 \$Q\_1\$의 Off 후 /Q는 Converter 2차측의 환류 기간동안 \$SQ\_2\$의 게이트 신호로 사용된다. /Q는 그림 4의 블록도와 같이 구동회로를 통해 \$SQ\_2\$의 게이트로 전달되게 된다.

그림 4의 구동회로 블록도에서 방전 회로부의 유무에 따른 \$SQ\_2\$의 게이트 파형은 Off 되는 구간에서 그림 5의 동작 파형과 같이 차이를 가진다. 실제로 방전 회로부가 없을 경우 \$SQ\_2\$ Off시, \$V\_{gs(SQ2)}\$의 \$t\_2, t\_4\$ 구간 동안 방전 하기 때문에 \$SQ\_2\$의 On 동

작 구간 또한 늘어나면서 전류 구간과 겹치는 손실 면적이 늘어나면서 효율을 감소시킬 수 있다.




그림 3 등가회로  
Fig.3 Equivalent Circuit




그림 4 2차측 구동 회로 블록도  
Fig.4 Secondary driving circuit block diagram




그림 5 \$V\_{gs(SQ2)}\$ 의 이론적인 동작 파형 비교  
Fig.5 Theoretical waveform comparison of \$V\_{gs(SQ2)}

## 3. 실험 결과

본 논문의 Converter는 100W급의 통신시스템용 전원에 적합하도록 디자인되었고, 설계 사양 및 변수는 다음과 같다.

$$Vin = -36V \sim -72V$$

$$Vout = 3.3V$$

$$Io = 30A$$

$$\text{Switching Frequency} = 380\text{kHz}$$

정격 입력 전압 -48V 하에서 \$SQ\_2\$ 구동회로의 방전회로 유, 무에 따른 게이트 파형을 이론적인 파형

과 비교할 수 있도록 그림 6에서 실험파형으로 보여주고 있으며, 입력 가변에 따른 동기정류 Mosfet,  $SQ_1, SQ_2$  게이트 신호를 그림 7에서 나타내고 있다. 또한 입력 가변 및 출력 부하 가변에 대한 효율을 그림 8에서 나타내어 개방형, 박형 전원 장치의 우수성을 증명하였다.







그림 6  $SQ_2$  게이트 파형(CH1,2: 5V/div, 500ns/div)  
Fig. 6  $SQ_2$  gate waveform



(a) Vin: 36V, Io: 30A (CH1,2: 5V/div, 500ns/div)  
CH1 ( $V_{gs(SQ1)}$ ), CH2 ( $V_{gs(SQ2)}$ )



(b) Vin : 48V, Io: 30A(CH1,2: 5V/div, 500ns/div)  
CH1 ( $V_{gs(SQ1)}$ ), CH2 ( $V_{gs(SQ2)}$ )



(c) Vin : 72V , Io:30A CH1, 2: 5V/div, 500ns/div  
CH1 ( $V_{gs(SQ1)}$ ), CH2 ( $V_{gs(SQ2)}$ )

그림 7. 입력 변화에 대한 동기정류 FET 게이트 파형  
Fig. 7 Synchronous rectifier FET Gate waveform for input voltage variable




그림 8 부하전류와 입력전압에 대한 효율  
Fig. 8 Efficiency for load current and input voltage

#### 4. 다층 PCB를 이용한 DC/DC 컨버터

본 논문에서는 다층 PCB를 이용한 Quarter Brick Size, 8mm 높이의 3.3V/30A On-Board Converter를 제작, 실험하였다.

먼저 높이 문제를 해결하기 위해 트랜스포머 및 쇄크는 다층 PCB 내에 권선을 설계하여 Planar Core를 외부에서 조립하는 방법을 사용하였다. 또한, Quarter Brick Size내에서 회로를 구성하고 FET등의 방열을 고려해야 하기 때문에 PCB를 8층으로 구성하였다.

설계된 Converter의 트랜스포머 및 쇄크의 권선이 PCB내에 설계되어지기 때문에 권선 폭이 제한되어져 있다. 따라서 전도손실 등을 줄이기 위해 PCB간의 동박 두께를 3oz로 설계하였다.

사진 1,2 에서는 본 논문에서 설계된 Converter의 모듈을 보여주고 있으며, 그림 9(a)는 방전회로

가 있을 경우, (b)는 방전회로가 없을 경우의 열분석 데이터를 보여주고 있다.




사진 1. 3.3V/30A 개방형 DC/DC 컨버터  
Photo 1. 3.3V/30A open-frame dc/dc converter

류 방식을 사용할 경우 5V이상의 출력 전압 및 3.3V이하의 출력 전압을 얻고자 할 경우 자기 구동 방식과 비교해 높은 효율을 얻을 수 있을 것으로 예상된다.

## 참 고 문 헌

- [1] Xuefei XIE, Joe C.P. LIU, Franki N.K. POON, Bryan M.H. PONG, "Voltage-Driven Synchronous Rectification in Forward Topology", IPEMC 2000 , Page(s): 100-105.
- [2] Xuefei XIE, Joe C.P. LIU, Franki N.K. POON, Bryan M.H. PONG, "Two Method to Drive Synchronous Rectifiers During Dead Time in Forward Topologies", IPEMC 2000, Page(s): 993-999.
- [3] B.S. Lim, K.W. Lee, and H.J. Kim, "A New Self-Driven Active Clamp Forward Converter Using the Auxiliary Winding of Transformer", IEEE 2002, Page(s): 164-168.
- [4] Dael W.HART "Power Electronics", intervision, 1999.



사진 2. 옆면  
Photo 2 Side View




그림 9. 열 분석 자료  
Fig. 9 Thermal Data

## 5. 결 론

본 논문에서는 통신시스템 상에서 On-Board DC/DC Converter의 중요성이 대두되면서 3.3V/30A급의 개방형, 박형, Quarter Brick Size DC/DC Converter를 제작, 실험 하였다. Converter의 높이를 8mm이하로 제한하기 위해 트랜스포머 및 출력 쇼크의 권선 부분을 다층 PCB 내에 설계하였고, 전체 회로도 Quarter Brick Size 의 다층 PCB로 설계하여 집적도를 높였다. 또한 2차측 동기 정류 Mosfet중 SQ<sub>2</sub>를 자기 구동 방식에서 구동회로를 외부에서 구성하여 구동하는 방식을 사용함으로써 게이트 손실을 줄임으로써 정격 입, 출력에서 89% 이상의 효율을 얻을수 있었다. 이와 같은 동기 정