

입력전류 파형 개선형 단상 정류기의 토폴로지

(Topology of input current waveform improvement type single-phase rectifier)

이상현* · 박진민 · 문상필 · 서기영

(Sang-Hyun Lee · Jin-Min Park · Sang-Pil Mun · Ki-Young Suh)

경남대학교

Kyungnam University

Abstract

For small capacity rectifier circuits such as these for consumer electronics and appliances, capacitor input type rectifier circuits are generally used. Consequently, various harmonics generated within the power system become a serious problem. Various studies of this effect have been presented previously. However, most of these employ switching devices, such as FETs and the like. The absence of switching devices makes systems more tolerant to over-load, and brings low radio noise benefits. We propose a power factor correction scheme using a LC resonant in commercial frequency without switching devices. In this method, It makes a sinusoidal wave by widening conduction period using the current resonance in commercial frequency, Hence, the harmonic characteristics can be significantly improved, where the lower order harmonics, such as the fifth and seventh orders are much reduced. The result are confirmed by the theoretical and experimental implementations.

1. 서 론

전력용 반도체분야에 있어서 급속한 기술혁신으로 전력용 반도체를 이용한 정지형 전력 변환장치가 보편화되어 있어 다이오드 정류회로가 전기철도, 전기화학공장, DC전동기의 구동전원 및 전자기기의 DC전원 등의 AC-DC 컨버터로 폭넓게 사용되어지고 있다. 이러한 다이오드 정류회로는 입력전류에서 매우 큰 피크값을 갖는 많은 고조파 성분을 함유하고 있어 양질의 전원 공급에 영향을 미치나 커패시터 입력형 정류회로는 전압의 피크 부근에서만 전류가 흐르므로 고조파 성분이 함유되어 배전 계통에 역률이 나빠지는 문제점이 발생한다. 이러한 문제점을 해결하기 위해 여러 가지 고역률 단상 정류회로에 대해서 연구되어지고 있으나 스위칭소자에 의해서 입력전류를 정현화하려는 것은 많은 비용부담이 되기 때문에 스위칭 소자를 사용하지 않고 고조파를 저하시키는 방법이 최근 많이 연구되어지고 있으며 중요하다고 생각되어 진다. 본 논문에서는 배전압 단상 정류회로를 적용한 고조파 저감회로를 검토하여 기존 회로보다 회로 방식이 간단하며 고조파 발생도

더욱 개선한 고역률 단상 정류회로를 제안하고자 한다. 기존의 단상 정류회로의 다이오드 브리지에 병렬로 커패시터를 접속하였으며, 입력측에 인덕터 L 을 추가하여 상용주파의 LC 공진회로를 구성하므로 수동소자만을 이용해서 입력전류를 정현화하고자 한다. 그리고 고조파제어 규제값의 여유를 갖고 제어할 수 있는 범위를 만족하고자 한다. 이러한 모든 사항에 대해 실험과 시뮬레이션 결과를 비교, 분석하여 그 타당성을 확인하고자 한다.

2. 개선형 단상 정류회로

2.1 회로 구성

그림 1은 제안한 LC공진 단상 정류회로와 각부의 이론적 파형을 나타낸 것이다. 제안한 회로는 고조파 저감을 목적으로 입력 인덕터 L 과 공진용 커패시터 C_1 , C_2 를 사용하여 입력전류를 상용주파수로 공진시켜 정현파화와 통전자의 넓은 입력전류를 얻을 수 있었다. 평활을 필요로 하는 부하측에는 평활 커패시터 C 를 크게 하였다. 기존의 배전압 정류회로를 개선시킨 제안회

로는 각 모드마다 커패시터전압은 0[V]까지 방전하여 통전각이 넓어져 입력전류의 파형을 정현화하기 용이한 장점이 있다.




그림 1 제안한 회로의 구성도
Fig. 1 Configuration of proposed circuit

2.2. 제안한 회로의 동작원리 및 등가회로


그림 2는 제안한 회로의 입력전류 경로를 모드 I ~ IV로 나눌 수 있으며, 각 회로동작을 설명하면 다음과 같다.

Mode I : v_s 가 0[V]보다 상승하며, 커패시터 전압 $v_{C2}=0$ 되는 모드이다. 이때 모드 I 의 폐회로에서 i_s 는 즉시에 통전하며, $C2$ 의 전압 v_{C2} 가 상승하는 동시에 $C1$ 의 방전이 끝나는 기간이다. 이때 부하측에서는 모드 IV에서 충전된 C 가 방전하고 부하에 전력이 공급된다.


Mode II: 커패시터 전압 v_{C1} 이 0[V]로 되면, 다이오드 D_1 가 도통하는 모드이다. 이때 그림 3.3의 동작파형에서 알 수 있듯이 i_{C1} 과 i_{C2} 파형은 대칭 파형으로 $i_{C1} = -i_{C2}$ 가 성립한다. 또 $C1 = C2$ 는 같기 때문에 한 쪽의 방전기간과 다른쪽 충전기간은 같게 되며, $v_{C1} = 0$ [V]가 되어 다이오드 D_1 이 도통할 때에 $v_{C2} = v_C$ 가 같게 되어 다이오드 D_4 도 도통되어 부하측에 전력이 공급된다. 그리고 입력전류 i_s 가 0이 되며 모드 II의 기간이 끝난다.

Mode III : 입력전류 $i_s = 0$ 에 있어서 적절한 파라미터 값에서는 $v_s = 0$ [V]로 되며, 이때 전원 v_s 가 반전되는 모드이다. 그리고 $C2$ 에 쌓여진 전하가 방전하여 $C1$ 으로 이동한다. 즉 i_{C2} 가 방전하여 v_{C1} 이 상승하며 모드 I 과 같은 동작이 행하여지는 기간이 끝난다.


Mode IV : v_{C2} 가 0까지 방전하며 동시에 $v_{C2} = v_C$ 로 되는 기간이 시작되며, Mode II와 같은 동작이 행해진다.




Mode 1



Mode 2



Mode 3



Mode 4

그림 2. 동작회로 (단위역률일 경우)

Fig. 2. Operating circuit in unity power factor


2.3. 시뮬레이션 및 실험결과

회로의 모드별 동작과 전원회로의 적절성 및 전력변환의 안전성을 실험에 앞서 살펴보기 위하여 OR-CAD社의 PSPICE 9.1을 사용하여 시뮬레이션을 실시하였다. 표 1은 시뮬레이션과 실험에 사용된 회로정수를 나타낸 것이며, 실제 결과를 유도하기 위해서 시뮬레이션에 사용된 소자값에 근사한 실험에 사용된 소자값으로 설계하였다. 그림 3은 제안한 회로의 각 부 시뮬레이션 파형을 나타낸 것이다. 그림 3의 동작파형에 있어서 입력전류 i_s 는 커패시터 $C1$ 으로부터 흐르는 충·방전 전류 i_{C1} 과 충·방전이 끝나서 다이오드에 통전해서 흐르


는 i_d 의 전류로 구성되어지는 것을 알 수 있다.

표 1 제안한 회로에 사용된 정수
Table 1 Parameters using proposed circuit

입력전압 (Vs)	단상100[V]/60[Hz]
인덕터 (L)	16[mH]
커패시터(C1, C2)	230[μ F]
평활 커패시터 (C)	4700[μ F]
부하저항 (Ro)	6[Ω]~100[Ω]



(a)



(b)

그림 3 각 부 시뮬레이션 파형
Fig. 3 Waveform of simulation for each mode





그림 4 입력전류에 대한 주파수 스펙트럼
Fig. 4 Frequency spectrum for input current

그림 4는 제안한 정류회로의 입력전류 고조파 성분을 분석한 결과를 나타낸 것이다, 표 2는 제안한 방식의 고조파 제어 가이드라인 한도값을 비교 표시한 것이다. 제 3차 고조파는 그 밖의 고조파와 비교해서 크게 나타나지만 고조파제어 가이드라인 Class A의 제 3차 고조


파값이 약 13[%]정도의 크기가 되어 그 이외의 고조파는 거의 가이드라인 값의 5[%]미만이 되는 것을 알 수 있다. 그러므로 제안한 회로는 고조파제어 가이드라인 한도값 보다 하향하는 결과를 얻을 수 있다.

표 2 고조파제어 대책 가이드라인의 비교
Table 2 Comparison with guide line limit value


	제안형 전류[A]	ClassA 한도치[A]	(제/한)비[%]
제3차 고조파	1.06	8.06	13.15
제5차 고조파	0.18	3.68	479
제7차 고조파	0.04	2.58	1.55
제9차 고조파	0.04	1.24	3.06
제11차 고조파	0.00	1.00	0.00
제13차 고조파	0.01	0.70	1.29



(a)



(b)



(c)

그림 5 입력전압 및 입력전류 파형
Fig. 5 Waveforms of input voltage and current

그림 5는 제안한 회로의 입력전압과 전류 실험 과정을 나타낸 것이다. 그림 5에서 알 수 있듯이 제안한 회로는 입력 역률 99[%], 효율 90[%]정도를 얻을 수 있었

다. 그리고 경부하시 파형은 그림 5(a)에 나타낸 것처럼 전류는 전압위상보다 앞섬, 반대로 중부하시에는 뒤진다. (그림 5(c)참조) 이것은 유도가열 등에서 보통 보이는 LC공진 현상과 같으며, $\cos\Phi=1$ 부근에서 최대의 전력이 부하로 유입되는 것을 확인할 수 있었다.




그림 6 출력전압과 입력전류의 특성
Fig. 6 Characteristics of output voltage and input current




그림 7 효율, 역률, 출력전압 특성
Fig. 7 Characteristics of power factor & output power efficiency

그림 6에서 부하저항을 변화시킬 때의 출력전압과 입력전류의 측정결과를 나타낸다. 경부하에서는 출력전압은 상승되는데 그 이유는 그림 2에서 알 수 있듯이 Mode I에서 공진회로가 형성되어 이것으로부터 커패시터 전압은 상승하기 때문이다. 한편 부하저항이 작고 중부하 상태로 되면 출력전압은 큰 폭으로 저하된다. 그 이유는 입력전류곡선에서도 알 수 있듯이 공진 전류가 정(+)전류에 유사한 특성을 보이기 때문에 전류 상승은 제어되지 때문이다. 그림 7은 부하저항을 변화할 때의 효율, 역률, 출력전압의 측정결과를 나타낸다. 그림 4, 5와 같이 부하저항을 $100[\Omega]$ 으로부터 $6[\Omega]$ 정도까지 감소시킬 때 어느 커브(curve)도 최대점을 갖는 것을 알 수 있다. 부하저항이 $20[\Omega]$ 일 때 역률 99[%], 효율 90[%], 출력이 약 $1[kW]$ 로 되며, 이 경우 최대 전력을 가지는 것을 확인할 수 있었다.

3. 결 론

본 논문은 일반적으로 사용되어지는 배전압 단상 정류회로에서 차단하여 LC공진 회로를 첨부하여 고조파의 성분을 저감시키는 LC공진 고역률 단상 정류회로를 제안하였으며, 제안한 회로에 의해서 다음과 같은 결과를 얻을 수 있었다.

- 1) 온, 오프 스위칭 소자를 사용하지 않고 입력전류 파형을 개선하였다.
- 2) 스위칭에서 발생되는 손실 및 노이즈를 저감시켰다.
- 3) 트랜지스터 등의 스위칭 소자에 이용되는 구동용 전원회로가 불필요하기 때문에 비용을 저감시킬 수 있다.
- 4) 출력측이 단락해도 출력측에 단락전류가 흐르지 않고 전력수하특성이 일어진다.

이러한 결과에 의해서 제안한 회로는 상대적으로 안정하고 일정한 부하에 가장 적합하며, 회로보호작용을 필요로 하는 곳에 응용되어진다면 유용할 것이라 사료된다.

감사의 글

이 논문은 2003학년도 경남대학교 부설 연구소 연구비 지원에 의하여 써어진 것임.

참 고 문 헌

- [1] MC Chanen, K. AL-Haddad and G. Roy, "Unity Power Factor Scheme Using Cascade converters", IEEE Trans. Ind. NO 3, pp 936-940, May, 1993
- [2] Fang Zheng Peng et al, "A new approach to harmonic compensation in power system-A combined system of shunt passive and series active filters," IEEE Trans. Ind. Appl., Nov./Dec., 1990
- [3] H.MEL-Bolok " A microprocessor-based firing circuit for Thyristors working under a three-phase variable-frequency supply," IEEE Trans, Ind. Appl., 1990
- [4] B.I.Baliga, " Switching lots of watts at high speed " IEEE spectrum, Vol.18, pp. 42-48 Dec., 1981
- [5] MInoue, " Harmonic propagation on power system" Takaoka Review Vol.32-1, No 105, 1985
- [6] D.D.Shipp " Harmonic Analysis and Suppression for Electrical System Supplying Static Power Converters and Other Nonlinear Loads" IEEE Trans, Ind. Appl, No 5, Sept./Oct., 1979
- [7] Kuniomi Oguchi et al, " A Multilevel-Voltage Source Rectifier with a Three-Phase Diode Bridge Circuit as a Main Power Circuit" IEEE-IAS. Ann. conf., pp. 695-702, 1992