

TRENCH GATE POWER MOSFET의 신뢰성 분석 연구

황 준 선, *구 용 서, **김 상 기, 안 철
서강대학교 전자공학과, *서경대학교 전자공학과, **한국전자통신연구원
전화 : 02-706-3401 / 핸드폰 : 011-9783-9750

Joon Sun Hwang, *Yong Seo Koo, **Sang Ki Kim, An Chul

A Study on the Reliability of TRENCH GATE POWER MOSFET

Dept. of Electronic Engineering, Sogang University
*Dept. of Electronic Engineering, Seokyeong University
**ETRI-Electronics and Telecommunications Research Institute
E-mail : prjunsun@lycos.co.kr

Abstract

In this paper, we have investigated electrical characteristics of TRENCH GATE POWER MOSFET in the temperature range of 300K to 500K. The results of this study indicate that on-resistance and breakdown voltage increase with the temperature, but drain current, threshold voltage and transconductance decrease with the temperature. Especially, it is observed that electrical characteristics are improved as numerical unit cells are increased.

I. INTRODUCTION

최근 휴대전화, 노트북 PC 등의 수요가 급증함에 따라 저전압에서 대전류를 제어할 수 있는 전력 MOSFET이 필요한데, 이런 전력 MOSFET 중 하나인 Trench Gate Power MOSFET는 리튬 이온 이차전지 보호회로, DC-DC 변환기, 스텝 모터 등에 사용되는 전력소자로서 응용분야가 다양하여 그 수요가 크다. 종래의 Planar type의 Power MOSFET에서 Trench Power MOSFET로 발전되고 있다. 그 이유는 단위 면적당 많은 전력소자를 고집적화하여 전력소자의 주요 변수인 On-resistance를 낮추기 위함이며 Trench Gate Power MOSFET는 낮은 게이트 전압에서도 충분히 전류를 구동할 수 있다. 대부분의 전력 집적회로 시스템은 높은


동작온도 환경을 요구하고 있으며 전력 집적회로 시스템의 핵심부품으로 사용될 Trench Gate Power MOSFET 소자도 고온 동작환경에서의 신뢰성이 요구되게 되었고, 이를 설계하기 위해서는 온도특성 분석이 필수적이라고 할 수 있다.

이에 본 연구에서는 300~500K의 동작 온도 환경에서 50K 간격으로 30V급 Trench Gate Power MOSFET의 온도 변화에 따른 전기적 특성을 측정 분석하였다.

II. EXPERIMENTS

[그림 1]은 본 연구에서 사용된 n-type Trench Gate Power MOSFET 단면도이다. 이 소자는 BF_2 로 이온 주입된 P-base 영역 및 비소(As)가 이온 주입된 Source 영역을 형성하여 LPCVD TEOS 산화막을 성장시키고, TEOS 산화막을 식각하여 측벽 산화막을 남긴 다음 Si-Sub를 식각하여 Trench가 형성되어 있으며, Trench gate 폭은 1.3 μm ~1.5 μm , source 폭은 1 μm , contact 크기가 1 \times 1 μm^2 , 1 \times 3 μm^2 , 1 \times 5 μm^2 로 구성되어 있으며 각각 94kcells, 45kcells, 22kcells Test Device와, 9cells Test Cell로 구성되어 있다. 본 연구에서는 94kcells, 45kcells, 22kcells Test Device와, 9cells Test Cell의 전기적 특성을 300K에서 500K까지 50K의 간격으로 고온 환경에서 측정하였다.

사용된 장비로는 Hot chuck, Calibrated temperature Controller, HP4145B Semiconductor Parameter Analyzer, Digital curve tracer TEK370을 사용하였다.



[그림 1 n-type Trench Gate MOSFET의 소자 구조]

III. RESULTS

1. Breakdown Voltage

항복전압은 전력 MOSFET 소자의 기능성을 표현할 수 있는 척도로서 MOSFET에서 중요한 요소 중 하나이다. Trench type의 MOSFET은 저전압 대전류 power 소자로서 기존의 planar type의 MOSFET에 비해 breakdown voltage가 낮게 나타난다.

trench gate MOSFET에서 항복전압은 주로 충돌 이온화 현상에 의한 Avalanche 항복효과가 두드러지며, 다음과 같은 식으로 표현할 수 있다.


$$BV_{ds} = \epsilon_s E_{s,cr}(N_D) \left[\frac{E_{s,cr}(N_D)}{2q(N_D)} + \frac{1}{C_0} \right] \text{-----(1)}$$

(단, $E_{s,cr}$ 은 이온화를 위해 필요로 하는 임계전계)

$$\lambda = \lambda_0 \tanh\left(\frac{E_p}{2kT}\right) \text{-----(2)}$$

(단, E_p 는 optical-phonon energy)

이온화 충돌현상은 공간전하 영역 내에서 전자와 정공을 형성하여 부수적인 전류성분을 만들어낸다. 이때 이온화에 필요한 에너지는 전계에 의해 이루어지고, 식(2)에서 온도가 증가하면 캐리어의 mean free path가 감소하게 되어 이온화를 위해 더 큰 임계전계값($E_{s,cr}$)을 요구하고 이로 인하여 항복전압도 증가하게 된다. 그림 2는 온도변화에 따른 항복전압으로 실험을 통해 항복전압이 증가함을 확인할 수 있었다.



[그림 2 온도변화에 따른 항복전압]

2. Threshold Voltage

문턱전압은 Trench Gate Power MOSFET에서 전력소비와 고속동작에 영향을 미치는 중요한 parameter 중 하나이다. 문턱전압이 너무 높으면, turn-on 시키는 데 높은 전압이 필요하게 되고 너무 낮으면 소자가 원하지 않는 잡음에 trigger될 수 있고, 고속으로 switching하는 동안 게이트 전압에 쉽게 pull-up된다. 그래서 전력소자에서는 적절한 문턱전압 범위에서 동작하도록 설계된다.

$$V_T = \phi_{ms} + \frac{Q_s}{Q_{ox}} + 2\psi_B - \left(\frac{Q_{ss} + Q_i + Q_{fc}}{Q_{ox}} \right) \text{-----(3)}$$

Q_{fc} = surface state at the oxide-silicon interface charge


Q_i = mobile ions in the oxide with charge

Q_{ss} = fixed surface charge

$$n_i = 3.9 * 10^{16} T^{3/2} \exp[-(E_g/2kT)] \text{-----(4)}$$

$$\psi_F = \frac{kT}{q} \ln(N_a/n_i(T)) \text{-----(5)}$$

식 (3),(4),(5)에서 알 수 있듯이 온도가 증가하면 진성 캐리어농도 n_i 가 증가하는데, 그러면 Fermi-level이 감소하여 문턱전압이 감소한다. 그림 3은 온도변화에 따른 문턱전압으로 실험을 통해 문턱전압이 감소함을 확인할 수 있었다.



[그림 3 온도변화에 따른 문턱전압(9cells test cell)]

3. Specific on Resistance

On-resistance(R_{on})는 항복전압과 더불어 Trench Gate Power MOSFET에서 중요한 parameter 중 하나이다. R_{on} 은 전체 drift 영역의 저항에 의해 결정되며 다음과 같은 식으로 표현될 수 있다.


$$R_{on} = R_D = R_d + R_e = \frac{L_e + L_d}{q \mu_{eff} (Q_d + Q_e) W} \text{-----(6)}$$

$$\mu_n = 1360 \left(\frac{T}{300}\right)^{-2.42} \text{-----(7)}$$


온도가 증가하면 이동도가 감소함에 따라 R_{on} 은 증가한다.

그림 4(a), (b)는 온도변화에 따른 on저항으로 cell의 개수가 증가할수록 저항값이 감소하고 온도가 증가됨에 따라 저항값이 증가하는 것을 알 수 있었다. cell의 개수가 증가함에 따라 저항값이 감소하는 이유는 같은 spec의 cell들이 병렬로 연결되어 있기 때문이다.


on-resistance에서 cell의 개수가 증가할수록 저항이 감소되는 경향이 나타나며, 그에 따라 drain 전류가 증가함을 알 수 있다. 9cells test cell의 경우 V_G 가 2.5V일 때의 드레인 전류가 약 200 μ A가 흐름을 확인할 수 있었다.




(a)



(a)



(b)



(b)

[그림 4 온도변화에 따른 on저항 : (a) 9cells test cell($V_G = 16V$), (b) 22k, 45k, 94kcells test device($V_G = 2.5V$)]

[그림 5 온도변화에 따른 드레인 전류 : (a) 9cells test cell($V_G = 16V$), (b) 22k, 45k, 94kcells test device($V_G = 2.5V$)]

4. Drain Current

포화영역에서 드레인 전류는 다음과 같이 표현할 수 있다

$$I_{DS} = \frac{1}{2} \mu_n(T) C_{ox} \frac{W}{L} (V_{GS} - V_T(T))^2$$

$$\mu_n = 1360 \left(\frac{T}{300}\right)^{-2.42} \quad \text{-----}(8)$$

이동도는 여러 가지 parameter로 결정되는데 여기서는 식(8)에서처럼 온도만의 함수로 표현되며, 온도가 증가함에 따라 감소하며 이는 곧바로 전류구동에 영향을 준다. 그림 5(a), (b)는 온도변화에 따른 드레인 전류로 실험을 통해 드레인 전류가 감소함을 확인할 수 있고, 이는 저항의 증가가 원인임을 알 수 있다. 앞의

5. Transconductance

Transconductance(g_m)는 온도의 변화에 의해 mobility의 감소가 주된 원인이 된다 [식(9)]. 일반적인 MOSFET에서 g_m 은 다음과 같이 나타낼 수 있다.

$$g_m = \frac{\partial I_d}{\partial V_G} = \mu_n C_{ox} \frac{W}{L} (V_G - V_T) \quad \text{-----}(9)$$


g_m 은 mobility에 의해 결정되며, 다른 결정요인이 온도와 상관없이 없다고 생각해볼 때 다음과 같이 표현할 수 있다.

$$g_m = g_m(300K) \left(\frac{T}{300K}\right)^{-2.3} \quad \text{-----}(10)$$

그림 6은 온도변화에 따른 g_m 으로 실험을 통해 g_m 이 감


소함을 확인할 수 있었다.

집적될수록) figure of merit이 증가함을 알 수 있었다.




[그림 6 온도변화에 따른 g_m(9cells test cell)]

6. Figure of Merit (Breakdown voltage / Ron)



(a)



(b)

[그림 7 온도변화에 따른 figure of merit : (a) 9cells test cell(V_G = 16V), (b) 22k, 45k, 94kcells test device(V_G = 2.5V)]

전력소자에서 Ron의 감소와 항복전압의 증가는 소자의 성능평가의 주가 된다. 그래서 본 연구에서는 figure of merit로써 Breakdown voltage / Ron을 알아보았다. 그림 7(a), (b)에서 보면 온도가 증가할수록 항복전압보다 Ron에 더 많이 영향을 받아 감소함을 알 수 있다. 그 이유는 Ron이 항복전압보다 온도에 더욱 민감하기 때문이라고 할 수 있다. cell의 개수가 많아질수록(고밀도로

IV. CONCLUSION

본 연구에서는 온도 변화에 따른 Trench Gate Power MOSFET의 전기적 특성을 알아보았으며, 드레인 전류, transconductance, 문턱전압은 고온에서 동작할수록 감소하였고, 항복전압과 on저항은 증가하는 것을 보았으며 항복전압의 경우 온도의 증가에 따라 선형적으로 증가함을 볼 수 있었다. cell의 개수가 많아질수록(고밀도로 집적될수록) 전기적 특성이 좋아지는 것을 볼 수 있었지만, 예상과는 달리 reliability가 약간씩 떨어지는 것을 볼 수 있는데, 이는 unit cell이 전부 동작되지 않음을 추측할 수 있다. 이번 연구의 주목적인 figure of merit의 관점에서 보면 Trench Gate의 길이가 길어지면 drift(N-epi) 영역의 길이가 감소함에 따라 저항이 감소하고 on저항 값을 줄일 수 있는 반면에 항복전압이 감소하므로 만약 항복전압을 감소시키지 않는 방향으로 하기 위해서는 drift 영역에 doping concentration을 줄여야 하며, 이때에는 저항이 커지게 되므로 on저항의 최소화와 항복전압의 최대화가 중요한 요소인 만큼 Trench Gate의 길이와 drift 영역의 doping concentration의 상관관계를 풀어어나가는 것이 중요한 과제라 할 수 있다.

REFERENCE

[1] A. Narazaki et al., "A 0.35 μm trench gate MOSFET with an ultra low on state resistance and a high destruction immunity during the inductive switching", Proceedings of the 12th ISPSD (2000), p.377.
 [2] J. D. Kim, S. G. Kim, T. M. Roh, B. Lee, "High-density trench DMOSFETs employing two step trench technique and trench contact structure", IEEE Trans. on Electron Devices, 03-7876 (2003)
 [3] I. Y. Park, S. G. Kim, J. G. Kim, J. D. Kim, "Novel process techniques for fabricating high density trench MOSFETs with self-aligned N⁺/P⁺ source formed on the trench side wall", Proceedings of the 15th ISPSD (2003), p.169.