

Audio Sampling Rate Conversion Block의 설계

정혜진, 심윤정, 이승준

이화여자대학교 정보통신학과

전화 : 02-3277-2804 / 핸드폰 : 011-584-8059

Design of Audio Sampling Rate Conversion Block

Hyejin Jung, Yoonjung Shim, Seungjun Lee

Dept. of Information Electronics Engineering, Ewha W. University

E-mail : milksilk@hanmail.net

Abstract

This paper proposes an area-efficient FIR filter architecture for sampling rate conversion of hi-fi audio data. Sampling rate conversion(SRC) block converts audio data sampled at 96KHz down to 48KHz sampled data and vice versa. 63-tap FIR filter coefficients have been synthesized that gives 100dB stop band attenuation and 5.2KHz transition bandwidth. Time-shared filter architecture requires only one multiplier and accumulator for 63-tap filter operation. This results in huge hardware saving of up to 10 ~19 times smaller compared with traditional FIR structure.

I. 서론

블루투스 등을 이용한 무선 오디오 신호 전송시, 현재까지는 48kHz까지의 샘플링 레이트만을 지원한다.^[1] 그런데 기존의 CD 보다 높은 수준의 음질을 제공하는 DVD 오디오의 경우, 최대 96kHz의 샘플링 레이트를 갖는다. 그러므로 96kHz로 샘플링된 고음질 오디오 신호

를 무선으로 전송할 경우에는 샘플링 레이트를 48kHz로 변환하여 전송해야 한다. 즉, 송신 시에는 96kHz 신호를 48kHz 신호로, 수신 시에는 전송된 48kHz 신호를 다시 96kHz 신호로 바꿔주는 기능을 가진 Sampling Rate Conversion(SRC) block이 필요하다.

본 논문에서는 SRC block에 사용되는 FIR filter의 coefficient를 결정하고, 하드웨어를 최소화하는 필터의 구조를 제안한다. 샘플링 레이트보다 시스템 클럭이 빠른 것을 이용하여 각 tap에 공통적으로 필요한 하드웨어 부분을 공유함으로써 면적이 최소화될 수 있도록 설계하였다.

II. Audio Sampling Rate Conversion Block

2-1. SRC block의 기능적 구조

SRC block은 아래 그림과 같이 송신단과 수신단 block으로 나뉜다. 송신단에서는 우선 96kHz로 들어오는 데이터를 aliasing 현상이 발생하지 않도록 필터링을 시행한 후, decimation해서 전송한다. 수신단은 48kHz로 들어오는 데이터를 interpolation해서 96kHz 데이터로 바꾼 다음 송신단에서 사용했던 것과 동일한 필터로 원하지 않는 주파수 성분을 제거한다.




그림 1. SRC block diagram

2-2. Filter Coefficient

Decimation과 interpolation 과정에서 24kHz보다 높은 주파수 성분은 aliasing 발생의 원인이 된다.^[2, 3] 따라서 Cutoff 주파수 24kHz를 중심으로 Passband 주파수는 21.4kHz, Stopband 주파수는 26.6kHz로 정했다. Hifi-audio 음질을 유지하기 위하여 Passband Ripple은 0.5dB, Stopband Attenuation은 100dB으로 정했다. 이와 같은 Spec.으로 필터 coefficient 합성 tool을 사용한 결과 20bit Fixed Point, 필터 길이 63tap의 FIR 필터 coefficients 값이 정해졌다. 이에 따른 필터의 Frequency Response는 아래 그림과 같다.




그림 2. Frequency Response

2-3. Area-Efficient FIR Filter 구현

알려져 있는 FIR 필터의 구조는 두 가지^[4]가 있다. 하나는 가장 기본적인 구조로 아래의 그림과 같이, 하나의 입력과 하나의 계수를 곱하는 방법이다. 이 구조로 설계할 경우, 필터 계수의 숫자만큼 곱셈기가 필요하다. 그러므로 면적이 커지는 단점이 있다.




그림 3. 기본적인 FIR 필터 구조

이것을 보완하기 위해 나온 또 다른 구조는 아래 그림과 같이 필터 계수가 대칭인 것을 이용, 필터 계수가 같은 두 개의 입력을 더한 후 그 결과와 계수를 곱하는 방법이다. 이 경우는 계수의 1/2만큼 곱셈기가 필요하다.




그림 4. 개선된 구조의 FIR 필터

위의 두 가지 방법에 비해 제안하고 있는 필터 구조는 훨씬 면적을 줄일 수 있는 방법이다. SRC block에 들어가는 FIR 필터는 입력 데이터 레이트가 시스템 클럭에 비해 낮은 것을 이용, 면적을 줄일 수 있다. 시스템 클럭이 6.144MHz인 것에 비해 데이터 레이트는 96KHz로 낮기 때문에 time sharing을 통해서 곱셈기를 1개만 사용하여 면적을 최적화할 수 있다. 시스템 클럭이 63번 토글하는 동안 63tap FIR filter의 출력이 한 번 나오는 것이므로 곱셈기를 63번 사용할 필요 없이 하나의 곱셈기로 계산한다.

아래 그림들은 이러한 아이디어로 제안한 필터의 개략적인 구조를 세 부분으로 나눠서 그린 다이어그램이다. 크게 입력을 받는 부분, delay된 입력값과 필터 계수가 곱해져서 이전의 곱해진 결과와 더해지는 부분, 마지막으로 위의 두 부분에 필요한 control 신호를 만들어내는 부분으로 나누었다.




그림 5. 전체 필터구조

각각의 block들을 자세히 살펴보면 아래와 같다.




그림 6. 필터 구조 1 - input을 받는 부분

입력값은 63번에 한 번씩 새로운 입력 데이터가 들어가고, 한 번 들어온 입력은 63번동안 delay를 거치면서 나가게 된다. mux의 control signal값에 의해 새로운 입력값을 내보낼지, 기존의 입력을 delay시킬지 결정한다.




그림 7. 필터 구조 2 - 필터 계수와 곱해진 data를 더하는 부분

delay를 거친 입력값은 ROM에서 나오는 필터 계수와 곱해진다. 곱해진 값은 이전의 곱해진 결과들과 더해진다. mux의 control signal에 의해서 63번 동안은 이전의 필터 계수와 곱해진 결과와 더해지고, 새로운 input이

들어왔을 때는 0과 더해진다. 출력 데이터는 마찬가지로 mux의 control signal에 따라 입력이 63개의 필터 계수와 모두 곱해져서 더해졌을 경우에만 그 값이 출력으로 나가고 그렇지 않은 경우에는 이전의 출력값이 계속 유지된다.




그림 8. 필터 구조 3 - control signal

mux의 control signal로 들어가는 값과 ROM의 주소로 들어가는 값을 만들어내는 부분이다. 먼저, ROM 주소는 덧셈기를 이용해서 1씩 증가하는 카운터의 출력을 이용한다. 카운터는 0부터 62까지 증가한다. 다음으로 63번째마다 새로운 입력을 받아들여야 하는 mux, 63번째마다 필터 계수와 곱해진 결과를 더해오던 값을 리셋하는 mux, 마지막으로 63번째마다 계산된 accumulate 결과값을 새로운 출력으로 내보내줘야 하는 mux의 control 값은 모두 동일한 방법으로 주어진다. 카운터 출력이 62가 되면 compare block의 비교 상수값인 62와 같아져서 -1과의 compare block의 출력이 0이 되면서 새로운 값으로 mux의 출력이 선택되게 된다.

이렇게 제안된 구조로 구성된 SRC block을 구현해서 합성한 결과 전체면적은 10,433이다. 이것이 기존의 FIR block에 비해 얼마나 area를 줄일 수 있는지 확인하기 위해 기본적인 FIR filter를 verilog로 구현하여 합성해보았다. 63개의 multiplier를 따로 사용했을 경우의 area는 192,339로 제안된 구조보다 대략 19배정도 area가 큰 것을 확인할 수 있었다. 또한 필터 계수가 대칭인 것을 이용해서 곱셈기의 수를 반으로 줄인 경우를 구현하여 합성했을 때 결과는 104,416으로 제안된 구조보다 대략 10배정도 area가 큰 것을 확인하였다.

그러므로 제안한 구조가 area면에서 기존의 FIR filter 구조에 비해 훨씬 효과적인 방법이라 할 수 있겠다.

	기존 구조	개선된 구조	제안한 구조
면적	192,339	104,416	10,433

표1. 필터 합성결과 비교표

III. 결론

Bluetooth와 같은 무선 통신에서 오디오 신호를 보낼 때는 48kHz로 샘플링된 데이터를 전송한다. 그러므로 48kHz보다 더 높은 샘플링 레이트를 가지는 고음질 오디오 데이터를 이와 같은 환경으로 전송하기 위해서는 전송단에서는 48kHz로 decimation해서 내보내야하고, 수신단에서는 다시 원래의 샘플링 레이트로 interpolation을 해야한다. 이것이 SRC(Sampling Rate Conversion)이다. 이러한 과정에서 주어진 샘플링 레이트보다 더 큰 주파수 성분을 가지는 값은 aliasing을 일으킬 수 있으므로 Lowpass filter를 이용해서 필터링해주어야 한다.

본 논문에서는 이러한 SRC block을 구현하는 데 필요한 FIR 필터를 time sharing 방법을 이용해서 면적을 최소화하는 구조로 구현하였다. 제안된 구조로 구현된 FIR 필터를 합성해보고, 그 결과 기존의 FIR 필터에 비해 size가 50%이상 줄어드는 효과를 얻을 수 있었다.

본 논문은 무선 통신에서 고음질 오디오 데이터를 전송하는데 필요한 SRC block을 최적화 할 수 있는 효과적인 구조를 제시하였다.

참고문헌(또는 Reference)

- [1] "Bluetooth Specification" - Advanced Audio Distribution Profile, Bluetooth Audio Video Working Group
- [2] "디지털 신호처리 시스템" 장영범, 생능출판사
- [3] "Signals & Systems - continuous and discrete" - Rodger E. Ziemer, William H. Tranter, D.Ronald Fannin , Prentice Hall
- [4] "DSP Integrated Circuits" Lars Wanhammar , Academic Press