

저 소비전력 OLED 구동 IC 응용을 위한 새로운 구조의 Low Voltage Reference 회로 설계에 관한 연구

김재현, 신흥재, 이재선, 최성욱, 곽계달

한양대학교 전자전기컴퓨터공학부

전화 : 02-2291-6397 / 핸드폰 : 016-725-2932

A Novel Low Voltage Reference Circuit for Low Power OLED Driver ICs

Jae-Heon Kim, Hong-Jae Shin, Sung-Wook Choi, Jae-Sun Lee, Kae-Dal Kwack

Division of Electronical and Computer Engineering, Hanyang University

Abstract

This paper presents a novel low voltage reference circuit under the MOS threshold voltage(V_{th}) in standard CMOS process. It is based on the weighted difference of the gate-source voltages of an NMOS and a PMOS operating in saturation region. The voltage reference is designed for low power OLED driver ICs. The proposed circuit is designed using $0.35\mu m$ CMOS technology. The minimum supply voltage is 2V, and the typical temperature coefficient is $99.6ppm/^\circ C$.

I. 서론

휴대용 표시 장치가 널리 사용됨에 따라서 저 소비전력 회로설계가 중시되고 있는 추세이다. 아날로그 회로 및 시스템에서 voltage reference circuit은 바이어스 회로로 사용되는 중요한 부분이며, 기준전압을 발생시키기 위해서 MOSFET의 문턱전압을 이용한 beta multiplier 방식의 회로와 CMOS 공정상에서 구현 가능한 vertical bipolar transistor의 밴드갭 전압(bandgap voltage)을 이용한 회로가 널리 사용되고 있다. 회로 및 시스템의 소비전력을 줄이기 위해서 공급전압은 점점 낮아지고 있는 추세이지만 위의 회로들의 경우, 문턱전압이나 밴드갭 전압 이하의 전압을 발생시킬 수 없는 단점들을 가지고

있다. 이것을 극복하기 위해서 추가적인 공정들이 이용되어 왔다. 하지만 추가적인 공정은 부가적인 비용이 따르고, 문턱전압을 더 낮추는데 어려움이 있다 [1-2].

본 논문에서는 이러한 문제점을 개선한 저 소비전력 OLED 회로용 voltage reference circuit 설계에 관한 연구를 하였다.

II. 제안된 CMOS 기준 전압 발생기

제안된 CMOS 기준전압 발생기는 NMOS 와 PMOS의 문턱전압이 비슷한 온도 의존성을 가진다는 것을 기초로 한다. 낮은 온도 변화의 기준전압(V_{REF})은 NMOS의 문턱전압인 V_{thn} 과 PMOS의 문턱전압인 V_{thp} 의 온도변화를 상호적으로 보상함으로써 얻어진다. 사실, V_{thn} 과 V_{thp} 의 크기는 온도에 따라서 선형적으로 감소하고 다음과 같이 맞춰진다.

$$V_{thn}(T) = V_{thn}(T_0) - \beta_{vthn}(T - T_0)$$
$$V_{thp}(T) = V_{thp}(T_0) + \beta_{vthp}(T - T_0)$$

여기서 T_0 는 기준 온도이고, V_{thn} 과 V_{thp} 는 NMOS 와 PMOS의 문턱전압의 온도계수다. 이들 값들은 공정에 의존적이다. 제안된 기준전압 발생기에서, V_{REF} 는 기본적으로 scaling 한 V_{thn} 과 $|V_{thp}|$ 의 차로써 얻어진다. 이

개념은 그림 1의 회로로 구현된다. 이것은 단순한 구조이고, 낮은 전압을 발생하고, op-amp가 사용되지 않으며, 일반적인 CMOS 공정으로 구현하는 회로 구조이다. 저전압 바이어스 회로는 M_{N0} , M_{N1} , M_{P0} , M_{P1} 과 R로 구성된다. Startup 회로는 M_{SN1} , M_{SP1} , M_{SP2} 를 추가함으로써 형성된다. 기준전압 회로에 흐르는 바이어스 전류는 M_{P2} 에 의해서 공급되고, 기준전압 회로는 M_N , M_{N2} , M_{N3} , M_P 로 형성된다.

$$V_{REF} = \left(1 + \frac{R_{MN3}}{R_{MN2}}\right) V_{GSn} - |V_{GSp}|$$

더욱이, 제안된 기준전압 발생기의 동작 원리는 모든 트랜지스터들, 특히 M_P 와 M_N 이 포화영역에서 동작하는 것을 기본으로 한다. 그러므로, 바이어스 전류의 설계가 중요하다.




그림 1 제안된 낮은 기준전압 발생기의 회로도

Fig. 1 Proposed low voltage reference circuit

2.1 온도 함수에 대한 설계 조건

기준온도 T_0 에서의 NMOS와 PMOS의 이동도(μ_n 과 μ_p)의 온도함수는 다음과 같다.

$$\mu_n(T) = \mu_n(T_0)(T/T_0)^{-\beta_{\mu_n}}$$

$$\mu_p(T) = \mu_p(T_0)(T/T_0)^{-\beta_{\mu_p}}$$

기준 전압의 온도 의존성은 V_{REF} 에 관한 식을 온도에 대하여 미분함으로써 얻어지며, 다음과 같이 주어진다.

$$\begin{aligned} \frac{\partial V_{REF}}{\partial T} &= \left(1 + \frac{R_{MN3}}{R_{MN2}}\right) \frac{\partial V_{GSn}}{\partial T} - \frac{\partial |V_{GSp}|}{\partial T} \\ &= \left[-\left(1 + \frac{R_{MN3}}{R_{MN2}}\right) \beta_{vthn} + \beta_{vthp}\right] + \frac{\beta_{\mu_p}}{T_0} \sqrt{\frac{2MI_B(T_0)}{\mu_p(T_0)C_{ox}(\frac{W}{L})_p}} \\ &\quad \times \left[\left(1 + \frac{R_{MN3}}{R_{MN2}}\right)\left(\frac{1}{2} + \frac{\beta_{\mu_n}}{2\beta_{\mu_p}}\right) \sqrt{\frac{\mu_p(T_0)(\frac{W}{L})_p}{\mu_n(T_0)(\frac{W}{L})_n}} \times \left(\frac{T}{T_0}\right)^{(\beta_{\mu_p} + \beta_{\mu_n}-2/2)} - \left(\frac{T}{T_0}\right)^{\beta_{\mu_p}-1}\right] \end{aligned}$$

여기서 I_B 는

$$I_B(T_0) = (2/\mu_p(T_0)C_{ox}R^2)[1/\sqrt{(W/L)_{MN0}} - 1/\sqrt{(W/L)_{MN1}}]^2$$

이다. 위의 식에서 보듯이, 제안된 기준전압 발생기의 온도 의존성은 선형적 항과 비선형적 항에 의해 결정된다. (V_{REF}/T)| $T=T_r=0$ (T_r 은 실온)을 얻기 위해서는 선형적인 항이 저항비에 의해서 0으로 놓여지고, 저항비는 다음과 같이 주어진다.

$$\frac{R_{MN3}}{R_{MN2}} = \frac{\beta_{vthp}}{\beta_{vthn}} - 1$$

그리고 비선형적인 항은 트랜지스터의 비에 의해서 $T=T_r$ 일 때 0으로 놓여진다. 이것은 다음과 같이 주어진다.

$$\left(\frac{W}{L}\right)_p = \frac{\frac{\mu_n(T_0)}{\mu_p(T_0)}}{\left(\frac{\beta_{vthp}}{\beta_{vthn}}\right)^2 \left(\frac{1}{2} + \frac{\beta_{\mu_n}}{2\beta_{\mu_p}}\right)^2}$$

위의 두 식은 온도계수가 일반적인 공정에서 회로의 파라미터를 이용하여 효율적으로 맞추어질 수 있다는 것을 보여준다. 효율화는 회로 설계와 on-chip trimming 시에 자유롭게 할 수 있다.

2.2 공급전압 설계 조건

위의 분석은 포화영역에서 동작하는 MOS 트랜지스터의 1 차식에 근거하고 있다. 위에서 언급된 조건은 전류의 크기에는 무관하다. 하지만, 바이어스 전류가 감소하면, NMOS와 PMOS는 포화영역을 벗어나게 될것이고 선형영역에 들어가게 된다. 그래서, 최소 공급전압은 전류원인 M_{P2} 가 선형영역에서 동작하는 것을 방지할 수 있도록 유지되어야 한다. 최소 공급전압은 V_{thn} 과 $|V_{thp}|$ 가 최대인 가장 낮은 온도에서 구해진다. M_N 과 M_P 모두 포화영역에서 동작하므로, V_{GSn} 과 $|V_{GSp}|$ 은 문턱전

압보다 최소 100mV 이상 커야 한다 [3-4]. 그러므로, 최소 공급전압($V_{s \min}$)은 다음과 같이 주어진다.

$$V_s (\text{min}) = (1 + \frac{R_{MN3}}{R_{MN2}}) V_{GSn} \text{ at } 0^\circ\text{C} + |V_{MP2(sat)}|$$

이것은 Hynix 0.35μm CMOS 공정에서 거의 2V 내외이다.




그림 2 OLED data driver 에서의 기준전압 발생기

Fig. 2 Voltage reference of OLED data driver

위의 그림 2 는 휴대용으로 사용되는 OLED data driver의 개념도를 보여준다. 고전압 영역은 18V 의 공급전압을 가지며 출력으로 I_{out} 을 발생시키고 있다. 전류 바이어스 회로를 포함하는 기준전압의 저전압 영역은 정확한 출력값이 요구되고, 현재 2.5V 의 공급전압으로 동작하고 있으며 향후 2V 의 공급전압으로 낮아지는 추세에 있다 [5].

III. 모의실험 결과

그림 3, 4, 5 에 나타난 모의실험에는 standard CMOS 0.35μm 공정 파라미터들을 사용하였으며, 실험 결과들은 앞에서 설계된 회로에 대한 DC 특성 및 공급전압의 주파수 변화에 따른 기준전압의 변화, 온도 변화에 따른 기준전압의 변화를 보여주고 있다. 모의실험은 HSPICE 상에서 수행되었고, 그 결과 원하는 특성을 나타내었다.




그림 3 DC 영역에서의 모의실험 결과

Fig. 3 Simulation result in DC condition

그림 3 에서는 주어진 온도(0~100°C)에서 각 20°C의 step 으로 모의실험 하였으며, 나타난 결과와 같이 제안된 회로는 500mV 의 전압을 발생하며, 공급전압 2V 부터는 안정된 기준전압을 발생하고 있다.




그림 4 V_{dd} 의 변화에 따른 해석

Fig. 4 Analysis in supply voltage variation

그림 4 에서는 V_{dd} 가 dc 3V ac 0.5V, 100kHz, Temp.=0~100°C 일때, V_{REF} 의 변화를 보여주고 있다. $V_{dd}=3V$ 에서 V_{dd} 가 1V 변화할 때, V_{REF} 는 0.2mV 의 변화를 보이고, 주어진 온도 범위에서는 6mV($V_{dd}=2.5\sim 3.5V$)이내의 변화를 보여주고 있다.




그림 5 온도에 따른 모의실험 결과

Fig. 5 Simulation result in temperature drift

그림 5 에서는 0~100 C의 온도 조건에서 제안된 회로를 모의실험 하였으며, V_{dd}=3V에서 온도보상계수는 99.6ppm/ C 이다.

[5] A. Sempel and R. Los, "Current Driver IC for Segmented Polymer Light Emitting Display," SID 2000 Digest, pp. 139-141, 2000.

표. 1 설계된 기준전압 회로의 특성표

Table 1 Performance of designed reference circuit

| Parameter | Simulation Result |
|--|-------------------|
| V _{REF} (at 25 C) | 500mV |
| Minimum supply voltage (at 25 C) | 2V |
| Line regulation (V _{dd} =2~3V, 25 C) | 200μV/V |
| Temperature Coefficient (0~100 C, V _{dd} =3V) | 99.6ppm/ C |
| Supply variation drift (V _{dd} =dc 3V ac 0.5V, 100kHz) | 1.2% |

IV. 결 론

본 논문에서는 standard 0.35μ m CMOS 공정을 사용하여 MOS 의 문턱전압보다 낮은 전압을 발생시키는 기준전압 발생기를 설계하였다. 제안된 회로는 포화 영역에서 동작하는 NMOS 와 PMOS 의 게이트-소스 전압차를 이용하여 낮은 기준전압을 발생시키며, 최소 공급전압은 2V 이고, 온도계수는 99.6ppm/ C를 나타내었다. 설계된 회로는 구조가 간단한 반면에, 낮은 온도계수, 높은 PSRR 의 장점들을 가지므로, 낮은 전력을 소모해야 하는 mobile OLED driver 용으로 적합하다고 사료된다.

참고 문헌

- [1] Ka Nang Leung and P. K. T. Mok, "A CMOS voltage reference based on weighted ΔV_{GS} for CMOS low-dropout linear regulators," IEEE Journal of Solid-State Circuits, vol. 38, pp. 146 -150, Jan. 2003.
- [2] A. Buck, C. McDonald, S. Lewis and T. R. Viswanathan, "A CMOS bandgap reference without resistors," Solid-State Circuits Conference 2000, pp. 442 -443, 2000.
- [3] Phillip E. Allen and Douglas R. Holberg, CMOS Analog Circuit Design 2nd Edition, Oxford University Press, 2002.
- [4] R. Jacob Baker, Harry W. Li and David E. Boyce, CMOS Circuit Design, Layout, and Simulation, IEEE Press, 1998.