Impacts of multiple cache block sizes on system performance

다양한 cache block크기에 의한 시스템의 성능 변화

  • 이성환 (중앙대학교 전자전기공학부) ;
  • 김준성 (중앙대학교 전자전기공학부)
  • Published : 2003.07.01

Abstract

본 논문에서는 instruction과 data cache로 나누어지는 L1 cache를 가진 시스템에서 instruction과 data cache 각각의 block 크기 변화가 전체 시스템의 성능에 미치는 영향을 고찰하였다. 이를 위하여 SPEC CPU 벤치마크 프로그램을 입력으로 하는 SimpleScalar를 이용한 시뮬레이션을 수행하였다. 본 연구를 통해서, instruction과 data 각각의 특성에 맞는 cache block 크기를 사용하는 것이 일률적인 cache block 크기를 사용하는 것에 비하여 전체 시스템의 성능을 더욱 향상시켜 준다는 것을 보여준다.

Keywords