

## 비 자성층을 사용한 Double Barrier Tunneling Transistor의 특성

한국과학기술연구원

이 제형, 박 상용, 주 성중, 신 경호

고려대학교

이 유중, 조 영준, 홍 진기, 이 궁원

### 1. 서 론

최근 다양한 방향으로 활발한 연구가 진행되고 있는 spintronics 분야는 전자 spin의 특성을 이용한 다양한 소자 개발에 많이 주목하고 있다. GMR(Giant Magnetoresistance)과 MTJ(magnetic tunnel junction)을 이용한 박막구조에서 매우 큰 자기 저항비(MR) 현상이 보고 되어짐에 따라 이를 이용한 MRAM(magnetic random access memory), 자기헤드, 자기장 센서 등의 응용가능성에 많은 관심이 모여지고 있고, GMR현상을 이용한 Hard Disk는 이미 상용화 되고 있다. MRAM의 경우도 TMR의 많은 연구가 이루어져 상용화 단계에 이르렀다.


그리고 근래에는 spin을 이용한 spin diode와 transistor의 제작에 특히 관심이 모여지고 있다. 1998년 R. Jansen과 Mark Johnson은 semiconductor(SC)/metal 접합을 이용한 spin transport 현상을 제안하였고, J. A. C. Bland와 P. A. Crowell은 SC/M 접합에서의 spin transport 현상을 관측하였다. 또 Koichiro Inomata와 E. Tamura는 SC/M구조를 벗어나 M/Insulator(I)/SC 구조에서도 spin transport 현상을 관측하였으며, Tohoku 대학의 Ohno가 개발한 GaMnAs DMS(Dilute Magnetic Semiconductor)의 특성과 이것을 이용하여 제작한 Spin LED와 GaAs를 이용한 spin Spin LED등이 발표되었다.

특히 1960년 Rose가 SC/Metal/SC를 구조의 Tr을 제안한 이후, 최근 spintronics에서는 spin transistor를 이용한 spin injection과 detection에 대한 연구와 이를 소자화하기 위한 연구가 활발히 진행되고 있다. 1990년에 S. Datta와 B. Das는 spin-FET(Field Effect Transistor)를 제안하였고, DMS를 이용한 unipolar spin Transistor가 Flatte에 의해 제안되었으며, 최근에는 Monsma가 발표한 SC/FM/NM/FM/SC구조를 갖는 Spin Valve Transistor(SVT)와[1] S.S.P.Parkin의 FM/I/FM/SC구조의 Magnetic Tunnel Transistor(MTT)가 발표 되었다[2]. 하지만 SVT나 MTT는 collector에 반도체를 사용하여 base와 collector의 계면에 생기는 schottky barrier를 이용하기 때문에 emitter와 base 사이에 schottky barrier height보다 높은 전압을 인가하여야 만이 collector로 전류가 흐르고, 또 collector가 반도체이기 때문에 collector current가 그렇게 크지 않다는 단점이 있다. 그래서 본 실험은 SVT와 MTT의 단점을 보완하기 위해 Double Barrier Tunneling Transistor(DBTT)를 제안하고자 한다. DBTT는 SVT와 MTT의 단점의 원인인 반도체를 자성체로 대체하여 FM/I/FM/I/FM의 구조를 가진다.

### 2. 실험방법

시료는 magnetron sputtering machine으로 증착하였으며, main chamber에서는 박막을 증착하고 load-lock chamber에서 Al을 산화시켜서 모든 증착과정이 chamber안에서 in-situ로 이루어 졌다. 시료증착시의 진공도는 main chamber와 산화 chamber 모두  $5.0 \times 10^{-8}$  Torr이하를 유지 하였으며, 시료의 구조는 Ta50Å/NiFe60Å/IrMn80Å/CoFe40Å/AlO<sub>x</sub>16Å/NiFe100Å/AlO<sub>x</sub>16Å/CoFe40Å/NiFe60Å/IrMn80Å/Ta100Å의 구조로 이루어 졌고, SiO<sub>2</sub>기판을 substrate로 사용하여 증착을 하였다. 박막의 증착 압력은 2mTorr~3mTorr이었으며, Al의 산화는 20mTorr의 산소 분위기에서 4인치 sputtering gun의 DC150W의 power로 20초동안 강제 산화시키는 방법을 이용하였다.

모든 증착이 완료된 후에는 1.25cm×1.25cm 크기의 substrate에서 실제 active region으로 작용 할 junction과 측정을 위한 단자를 만들기 위해 photo-lithography공정을 실시하였다. 먼저 60um×60um크기의 증착 부분을 남기고 나머지 부분을 모두 ion beam etching(이하IBE)으로 식각하였으며, 남아있는 60um×60um크기의 증착면에 20um×20um의 collector를 남기고 2개의 Al 산화막 사이에 위치한 NiFe까지 IBE로 식각하였다. 다음으로 base층의 제작에는 30um×50um의 collector를 포함하는 면적을 남겨둔 채 마지막 Al산화막의 바로 아랫부분에 위치한 CoFe까지 식각을 하였다. 각각의 collector, base, emitter 및 단자 제작에 대한 lithography공정과 식각 공정은 아래 그림과 같다.



측정은 시료가 기본적으로 transistor의 구조이기 때문에 BJT(bipolar Junction Transistor)의 베이스 공통의 방법으로 시료를 연결하고 base는 접지를 시켰다. 측정장비는 kiethley 236이라는 volt-source와 current-meter의 기능이 있는 장비를 사용하여 전압을 걸어주고 자기장의 변화를 주면서 전류를 측정하였다.

### 3. 실험결과 및 고찰과 결론




fig1.. $V_{EB}$ 를 -1V,  $V_{CB}$ 를 변화하며 측정. fig2.  $V_{CB}$  0V,  $V_{EB}$  -1V에서 측정.





fig3. MC를 나타낸 data.

fig1.의 data는 potential이 낮은 곳에서부터 높은 곳으로 전류가 흐르는 것과  $I_c$ 가 emitter의 자화 변화에 영향을 받고, 그리고 그 영향은  $V_{EB}$ 가 같다면  $V_{CB}$ 에 관계없이 거의 같다는 것을 보여준다. 이 결과를 종합해 보면 emitter에서 출발한 전자들 중에 ballistic하게 emitter의 자화정보를 가지고 collector까지 도달하는 전자가 있다는 것이다. 즉, hot-electron이 collector에서 측정이 되었다고 할 수 있다. fig2.는  $V_{EB} = -1V$ ,  $V_{CB} = 0V$ 를 인가하고  $I_c$ 를 측정 한 data이다.  $V_{CB}$ 가 0V이기 때문에  $I_c$ 는 흐르지 않아야 한다. 하지만  $I_c$ 가 측정이 되었다. 게다가 emitter의 거동이 보이는  $I_c$ 가 측정되었는데 이것으로 미루어 보아도 emitter에서 출발한 전자가 스핀의 정보를 유지한 채 collector까지 도달했다는 결론에 도달하게 된다. 그렇기 때문에 fig2.의 data에는 hot-electron이 측정되었다고 볼 수 있다. 이러한 data로  $I_c$ 를 다시 정의 해 보면,  $I_c = I_{hot} + I_{bias}$ 의 관계식을 세울 수 있다.




fig2-1.은  $V_{CB} = -20mV$  인 경우의 data에서  $V_{CB} = 0V$ 인 data를 빼낸 그림이다. 이유는 앞에서 언급한 것과 같이  $I_c$ 는  $I_{bias}$ 와  $I_{hot}$ 의 합이므로  $I_c$ 에서  $V_{CB} = 0V$ 일때 collector로 흐르는 전류량, 즉  $I_{hot}$ 을 빼주면  $V_{CB}$ 의 효과에 의한 전류, 즉  $I_{bias}$ 만이 보일 것이기 때문이다. 그래서 (a)에서(b)를 빼준 (c)에서  $I_{bias}$ 가 계산되었고, 실제로 측정한  $I_{bias}$ , (d)의 data와 일치함을 확인 할 수 있다.

fig3.은  $V_{CB}$ 를 변화시키며  $I_c$  값의 변화에 따른 MC(Magneto current)를 나타낸 data이다. 그림에서 보면  $V_{CB}$ 가 -12mV인 경우에는 약 10000%의 MC값을 나타낸다. DBTT시료에서는  $V_{CB}$ 를 조절함으로써  $I_c$ 의 크기를 마음대로 조절이 가능하기 때문이다. 즉  $V_{CB}$ 를 조절하면 더 큰 MC값을 얻을 수 있을 뿐만 아니라 자화방향에 따라  $I_c$ 의 방향이 바뀌는 효과까지 볼 수 있다.

결과를 종합해보면, 반도체를 기반으로 한 spin transistor에서는 base-collector가 Schottky barrier 되어 있기 때문에  $V_{CB}$ 의 조절이 barrier의 두께를 조절한다는 것 이외에 큰 의미가 없지만 DBTT에서는 tunnel barrier로 되어있기 때문에  $V_{CB}$ 를 조절하는 것이 가능해지고, 따라서 MC값도 조절이 가능해진다. 더욱 중요한 것은 DBTT의 경우 낮은  $V_{EB}$ 에서도 hot-electron이 존재한다는 것이다. MTT나 SVT에서는 base-collector의 경계면에 있는 Schottky barrier 때문에 barrier height보다 높은 에너지를 갖는 전자만이 collector로 이동이 가능하지만 DBTT에서 barrier height보다 에너지가 낮아도 터널링에 의해서 collector로 이동이 가능해진다.

### 4. 참고문헌

- [1] D. J. Monsma et al, Phys. Rev. Lett. 74, 5260 (1995)
- [2] Sebastiaan van Dijken, Xin Jiang, and Stuart S. P. Parkin, APL 80, 3364, (2002)