

새로운 CMOS 전압-전류 안정화 회로 설계

김영민, 황종선

남도대학

The New Design of CMOS Voltage-Current Reference Circuit for Stable Voltage-Current Applications

Yeong-Min Kim, Jong-Sun Hwang

Namdo Provincial College

Abstract

A novel voltage-current reference circuit for stable voltage-current applications is proposed. Circuits for a positive and for a negative voltage-current reference are presented and are designed with commercial CMOS technology. The voltage-current reference that is stable over ambient temperature variations is an important component of most data acquisition systems. These results are verified by the HSPICE simulation 0.8 μm parameter. As the result, the temperature dependency of output voltage and output current each is 0.57 mV/ $^{\circ}\text{C}$, 0.11 $\mu\text{A}/^{\circ}\text{C}$ and the power dissipation is 1.8 mW on 5V supply voltage.

Key Words : voltage-current reference circuit, stable voltage-current applications, CMOS technology

1. 서 론

휴대용 전화기, 노트북 컴퓨터 등 이동식 전자시스템에서 회로의 집적화 기술은 매우 중요성이 크다. 왜냐하면, 이를 모든 이동장비들이 크고 작은 배터리들을 사용하기 때문에 회로의 구조에 따라 시스템의 사용 시간을 좌우하게 되기 때문이다. 근본적으로 모든 시스템에서 전력소모를 줄이기 위해서는 활성전류와 비활성 전류를 줄여야 한다. 이를 위해서 여러 가지 방법들이 연구되고 있지만 현재까지 알려진 최선의 방법은 회로의 동작전압을 낮추는 것이다. 지금까지 동작전압의 저 전압화는 소자구조와 더불어 발전해 왔으며^[1], 이와 더불어 저 전압화에서도 배터리 동작시 공급전압의 변화에 대하여 가능한 한 오랫동안 안정적으로 동작을 해야 한다. 이러한 방법을 해결하기 위해서는 외부 공급전압 및 온도변화에 영향을 받지 않는 전압 레퍼런스 회로가 필요하다^[2]. 이러한 레퍼런

스 회로 대부분의 경우 온도변화에 대하여 안정적인 전압을 발생시키기 위한 방법으로 바이폴라 트랜지스터의 밴드-갭 전압을 이용하는 방식이 주를 이뤄 왔다^[3,4]. 하지만 현재 ASIC과 메모리의 설계에는 CMOS공정이 주를 이루고 있으므로 추가 공정작업이 필요하지 않을 CMOS소자를 이용한 레퍼런스 회로의 설계 필요성이 대두되고 있다^[2].

본 논문에서는 이러한 문제점을 해결하여 단일 공정 하에서 안정된 전류를 공급해 줄 수 있는 개선된 구조의 CMOS 레퍼런스 회로를 설계하였다.

2. 전압-전류 레퍼런스의 원리

2.1 범용 전압 레퍼런스 회로의 동작원리

밴드 갭 레퍼런스(Band gap reference) 회로의 동작원리는 그림 1에 나타난 바와 같이 바이폴라 트랜지스터의 베이스-에미터 사이의 전압 V_{BE} 와 열전압 V_T 의 배수를 서로 더하여 음의 온도 계수를 갖는 V_{BE} 와 양의 온도계수를 갖는 V_T 의 효과를 서로 상쇄시키는 방법이다. 이렇게 발생된 밴드

-캡 레퍼런스 회로의 출력전압은 실리콘의 band gap과 비슷하다.




그림 1. 밴드-캡 레퍼런스 회로의 동작원리

출력 전압 레퍼런스 값은 식 (1)와 같다.

$$\begin{aligned} V_{ref} &= V_{BE1} + I_1 R_1 \\ &= V_{BE1} + \frac{R_2}{R_3} \cdot V_T \cdot \ln\left(\frac{R_2}{R_1}\right) \end{aligned} \quad (1)$$

식 (1)에서 알 수 있듯이 출력 전압 값은 바이폴라 트랜지스터의 베이스-에미터 전압 V_{BE} 와 열전 압 V_T 의 합이 되므로 저항 R_2 와 R_3 의 값을 조정하여 그 비율을 맞추어 주면 변화하는 온도에 대하여 독립적인 전압원을 발생시킬 수 있다.

2.2 전류 레퍼런스 회로의 동작원리

2.2.1 온도 증가시 전류 감소 회로

주어진 그림 2는 온도의 증가에 따라 감소하는 전류를 생성하는 회로이다. 식을 정리하면 전류 I_5 는 식 (2)와 같이 온도에 반비례하는 성질을 띠게 된다.




그림 2. 온도 증가시 전류감소 회로

$$\frac{\partial I_5}{\partial T} = I_5 \left(\frac{1}{\mu_P} \frac{\partial \mu_P}{\partial T} + \frac{2}{V_{thp}} \frac{\partial V_{THP}}{\partial T} \right) < 0 \quad (2)$$

2.2.2 온도 증가시 전류 증가 회로

그림 3은 온도의 증가에 따라 증가하는 전류를 생성하는 회로이다. 식 (3)에서 와 같이 분모에 있는 전자이동도는 온도의 증가에 따라 감소하고 저항은 증가하는데 전자이동도의 감소율이 더 크기 때문에 식 (4)에서처럼 결국 양의 온도계수를 가지게 됨을 알 수 있다.




그림 3. 온도 증가시 전류증가 회로

$$I = \frac{2L_{MP1}}{R_1^2 \cdot \mu_P \cdot C_{ox} \cdot W_{MP1}} \left(1 - \frac{1}{\sqrt{A}}\right)^2,$$

$$A = \left(\frac{L_{MP2}}{W_{MP2}}\right) / \left(\frac{L_{MP1}}{W_{MP1}}\right) \quad (3)$$

$$\frac{\partial I}{\partial T} = I(-2TC_{R_1}) = I(-2000\mu + 3600\mu) > 0 \quad (4)$$

3. 전압-전류 레퍼런스 설계

3.1 전압 레퍼런스 회로 설계

3.1.1 음의 온도계수 회로

주어진 그림 4는 온도의 증가에 따라 감소하는 전류를 생성하는 회로이다. I_1 과 I_2 를 $10\mu A$ 정도로 작게 만들면 전류 I_5 는 식 (5)와 같이 온도에 반비례하는 성질을 띠게 된다.

$$\frac{\partial I_5}{\partial T} = I_5 \left(\frac{1}{\mu_P} \cdot \frac{\partial \mu_P}{\partial T} + \frac{2}{V_{thp}} \cdot \frac{\partial V_{THP}}{\partial T} \right) < 0 \quad (5)$$




그림 4. 음의 온도계수를 갖는 회로

그림 4의 회로에서 온도변화에 대한 출력전류 값의 변화는 그림 5과 같이 나타난다. 공급전압이 5V로 일정하며, 온도가 -30°C에서 80°C까지 변할 때 출력 전류 값의 변화를 보면 650 μ A에서 391 μ A로 감소하고 있음을 알 수 있다. 평균 변화율은 -2.35 μ A/°C이다.




그림 5. 출력전류 음의 변화 값

3.1.2 양의 온도계수 회로

그림 6은 온도의 증가에 따라 증가하는 전류를 생성하는 회로이다. 이 경우 식 (6)에서처럼 결국 양의 온도계수를 갖게 된다.

$$\frac{\partial I}{\partial T} = I (-2TC_{R_i}) = I (-2000\mu + 3600\mu) > 0 \quad (6)$$




그림 6. 양의 온도계수를 가진 회로도

그림 6의 온도변화에 따라 출력이 증가하는 회로에 대한 시뮬레이션 결과는 그림 7와 같다. 공급전압이 5V이며, 이 역시 온도가 -30°C에서 80°C까지 변할 때 출력 전류 값의 변화를 보면 761 μ A에서 475 μ A로 증가하고 있음을 알 수 있다. 따라서 전체온도에 대한 전류의 평균 변화율은 +2.69 μ A/°C이다.




그림 7. 출력전류 양의 변화값

3.3.3 최적화된 전압 레퍼런스 설계

그림 8은 앞에서 언급된 온도 변화에 따라 양의 출력 값을 갖는 회로와 음의 출력 값을 갖는 회로에 의해 온도와 공급 전원에 안정된 전압을 생성하는 회로이다. 식을 정리하면 식 (7)과 같이 서로의 관계에 의해 전류 레퍼런스가 공급전원에 독립적이면 생성전압도 독립적으로 만들 수 있음을 보여준다.




그림 8. 설계된 전압 레퍼런스

$$\frac{\partial V_{ref1}}{\partial V_{DD}} \doteq \frac{I}{V_{ref1}} \cdot \frac{\partial I}{\partial V_{DD}} \quad (7)$$

S 노드에서의 온도에 따른 출력 변화 값을 그림 9에서 보여주고 있다.




그림 9. S 노드에서 전류 출력 값

온도의 변화에 따라 전류 값이 감소하는 회로의 변화율과 온도의 변화에 따라 전류 값이 증가하는 회로의 변화율이 각각 $-2.35 \mu\text{A}/\text{°C}$ 와 $+2.69 \mu\text{A}/\text{°C}$ 로 서로 비슷한 값을 보이므로 이들의 상쇄를 통해 변화율이 아주 적은 안정적인 출력 전류 값을 얻을 수 있었다.




그림 10. 온도변화에 따른 전압 출력값

S 노드에서의 전류 값 변화율은 $0.29 \mu\text{A}/\text{°C}$ 의 값을 나타내었다. 또한 이러한 각각 비슷한 ±변화율을 보이는 회로를 설계하여 최적화 함으로써 설계된 회로의 온도변화에 따른 출력 전압 값의 변화를 그림 10에 나타내었다.

3.2 전류 레퍼런스 회로 설계

안정화된 전류 레퍼런스 회로를 그림 11에 나타내었다. 그림 11의 S 노드에서 온도 변화에 대하여 서로 반대되는 특성을 가진 두 전류가 모아지며 MP8, MP9, MP11, MP12의 전류미러를 통하여 식 (8)과 같은 값이 출력단으로 전달된다.

$$I_{ref} = \frac{1}{2} \mu_p C_{ox} \frac{V_{THP}^2}{L_{MP1}} [W_{MP1} - (\frac{R_3}{R_2})^2 W_{MP6}] + \frac{2L_{MP1}}{R_1^2 \cdot \mu_p \cdot C_{ox} \cdot W_{MP1}} (1 - \frac{1}{\sqrt{A}})^2 \quad (8)$$




그림 11. 전류원 회로 설계

두 개의 서로 다른 특성을 가진 회로를 합하여 안정화된 전류원 회로의 최종 시뮬레이션 결과는

그림 12에 나타내었다.




그림 12. 그림 11의 시뮬레이션 결과

0.8 μ m 공정 파라미터를 이용하여 -50°C에서 120°C까지 온도를 변화시키며 시뮬레이션 하였을 때 전류 값의 변화는 단지 80 μ A 정도의 값만을 나타내었다. 따라서 최대 전류 값과 최소 전류 값을 가지고 평균 변화율을 구하였을 때 약 1 μ A/°C의 값을 나타내었다.

4. 결 론

본 논문에서는 저전압 구동이 가능하고 안정된 전류를 공급할 수 있는 새로운 구조의 CMOS 레퍼런스 회로를 설계하였다. 시뮬레이션 결과에서 보인 것처럼 온도가 -30~80°C까지 변할 경우에 대한 노드 S에서 전류값의 변화율은 0.29 μ A/°C 값을 나타내었다. 또한 이러한 전류값의 변화율에 따라 출력전압의 변화율은 0.57 mV/°C의 값을 나타내었다. 또한 온도가 -50 ~ 120°C까지 변할 경우에 대한 변화율은 1 μ A/°C 값을 나타내었다.

이와 같이 온도에 대하여 안정적인 전류 값을 유도해 냄으로서 그에 영향을 받는 출력 전압을 온도의 특성에 독립적이도록 설계할 수 있었다. 설계된 회로는 공급 전원이 2.5~5.5 V 까지 변해도 사용가능하며 전력 소모는 5V 공급전압에서 1.8 mW로서 데이터 변환기, 메모리, 모듈레이터, 고감도 센서 등의 시스템 회로에 온칩으로 응용될 수 있다. 특히, 기존의 전압 레퍼런스 회로에서 사용되

던 바이폴라 band-gap 전압을 이용하지 않고 MOS 트랜지스터만으로 설계되었기 때문에 바이폴라 트랜지스터가 가지고 있는 전류소모가 크다는 단점을 해결할 수 있으며, 더욱이 CMOS공정을 사용하는 시스템 칩 내부에서 서브 블록으로 이용될 경우 사용면적, 호환성, 경제성면에서 기존의 밴드-갭 레퍼런스 회로보다 커다란 장점을 갖는다.

참 고 문 현

- [1] Y.Nakagome et al., "An Experimental 1.5V 64Mb DRAM" *IEEE Journal of Solid-State Circuits*, vol. 26, No. 4, pp.456~471, April 1991
- [2] D. S. Min et al., "Temperature-Compensation Circuit Techniques for High-Density CMOS DRAMs," *IEEE Journal of Solid-State Circuits*, vol. 27, No. 4, pp.626~631, April 1992
- [3] Marco Ferro, "A Floating CMOS Bandgap Voltage Reference for Differential Applications," *IEEE Journal of Solid-State Circuits*, vol. 24, No. 3, June 1989
- [4] M. G. R. Degrauwe, O. N. Leuthold, E. A. Vittoz, H. J. Oguey, and A. Descombes, "CMOS Voltage reference using lateral bipolar transistors," *IEEE Journal of Solid-State Circuits*, vol. SC-20, pp. 1151~1157, December 1985