

23kV급 Capacitor Bank 보호 알고리즘

임정욱, 권영진, 강상희
명지대학교 전기공학과 차세대전력기술연구센터

A Protection Algorithm of 23kV Shunt Capacitor Banks

J.U Lim, Y.J Kwon, S.H Kang
NPTC, Dept. of Electrical Engineering, Moongji University

Abstract - 본 논문에서는 22.9kV급 Shunt Capacitor Bank 내부 고장으로 인한 불평형 요소를 검출하기 위하여 기존의 차동전압의 크기만을 이용한 보호 방식을 검토하고, 이 보호 방식에서 발생되는 여러 문제점을 해결하기 위한 개선 방안을 제안한다. 기존의 차동전압의 크기를 이용한 보호 방식에서는 인입단 근처에서의 고저항 아크 고장이나 접지단 근처에서의 지락 고장 등에 의해 Capacitor 소자에 손상을 입을 수 있지만, 이에 대한 고장 판정이 용이하지 않다. 따라서 이를 해결하기 위하여 본 논문에서는 차동전압의 주파수 계전 방식 및 접지단 전압 등을 도입하였다. 특히, 주파수 계전 요소를 도입할 경우에 비선형 부하 등으로부터 발생되는 고조파의 영향이 없다는 것을 입증하여 부하의 종류와는 무관하게 본 논문에서 제안한 방법이 적용될 수 있음을 보였다. 본 논문에서 제안한 알고리즘은 사례 연구를 통하여 그 타당성이 입증되었다.

1. 서 론

22.9kV급 전력용 Shunt Capacitor Bank는 배전 계통의 역할을 개선에 의한 전압강화의 감소, 부하설비 용량의 여유 증가, 전기요금의 저감이라는 측면에서 중요한 전력설비이다. 이러한 전력용 Capacitor Bank의 고장 보호는 크게 다음과 같이 분류된다. 즉, Bank 외부의 시스템에서 이상 현상 발생시 Bank 보호, Bank 설비내의 단락 및 지락 고장에 대한 보호, Bank 내부 소자 고장에 대한 보호 등으로 분류될 수 있다.[1]

Bank 외부의 시스템 이상 현상은 주로 과전압과 저전압 문제인데, 이러한 현상이 확대되지 않도록 모션 측에 PT와 함께 OVR, UVR 등을 사용하여 과전압, 저전압을 검출하도록 하고 있다. 또한, 설비 내부의 단락 및 지락 고장 등에 대해서는 Bank 외부에 CT와 함께 주로 OCR을 사용하여 이를 검출하도록 하고 있다.

Bank 내부 소자 고장에 대해서는 주로 불평형 보호가 중요한데, 본 논문에서는 22.9kV급 한전계통에서 적용되고 있는 접지된 Y 결선과 Capacitor 소자에 Fuze가 없는 Fuseless 방식을 대상으로 하였다. 이러한 Bank 연결 방식과 구성 방식에서 발생하는 불평형 보호에 대해서는 Neural-to-Ground 전류를 이용한 방법, 하나의 Bank를 분할하고 이 두 분할된 차동전압의 크기를 이용한 방법, 모션 전압과 Capacitor Bank 상전류를 구하고 이를 통하여 Bank 각 상의 임피던스를 이용한 방법 등이 적용되고 있다.[2,3]

한전계통에 적용되는 차동전압의 크기를 이용한 방법의 경우에는 고저항인 아크 고장이나 접지단에서의 지락 고장 발생시, 차동전압의 크기가 매우 작아서 고장 판별이 용의하지 않다. 본 논문에서는 이러한 경우에도 신뢰성 높고 정확하게 고장을 판별할 수 있는 보호 알고리즘 제안하고 시뮬레이션을 통해 그 성능을 검증하고자 한다.

2. 본 론

2.1 Capacitor Bank 연결 및 구성 방식

Shunt Capacitor Bank가 어떻게 연결되고 구성되는 가에 따라 보호 체계는 영향을 받게 된다. Capacitor Bank의 연결 방식으로는 Delta, 접지 Y, 비접지 Y, 접지 이중 Y, 비접지 이중 Y 등이 있는데, 본 논문에서는 22.9kV급 한전계통에서 널리 적용되고 있는 접지 Y를 보호 대상으로 한다.

또한, 현재 널리 적용되고 있는 네 가지 형태의 Bank 구성 방식에 대한 특성을 표 1에서 정리하였는데, 그 내용은 다음과 같다.[4]

Bank 구성 방식	특 성
Externally Fused	Bank 내부 각 유닛에 퓨즈가 설치되어 고장 확산을 방지할 수 있는 형태
Internally Fused	Bank 내부 유닛 내의 각 소자마다 퓨즈가 설치된 형태로 비용은 많이 들지만, 소자에서 고장 발생시 이를 제거할 수 있음.
Fuseless	선로 간 또는 선로와 중성점 사이에 퓨즈가 없이 직렬 연결된 형태로 비용이 적게 드는 것이 장점.
Unfused	Fuseless 방식 이외에 다양한 형태로 퓨즈가 없이 소자 또는 유닛이 직렬 및 병렬로 연결된 형태.

표 1. Capacitor Bank 구성 및 특성

본 논문에서는 22.9kV급 한전계통에서 널리 적용되고 있는 Fuseless 방식을 보호 대상으로 한다.

2.2 Shunt Capacitor Bank 보호계전 체계

Capacitor Bank 보호계전 요소는 크게 Bank 자체 보호와 시스템 보호로 나뉜다.[4]

Bank 자체 보호란 Bank 내의 고장을 감지하여 이를 보호하는 것을 말한다. 또한, 시스템 보호란 Bank 운용시 발생되는 Stress로부터 시스템을 보호하고, 역으로 시스템 운용시 발생되는 Stress로부터 Bank를 보호하는 것으로, Bank 스위칭이나 Bank 외부의 Stress에 의한 고장을 방지하기 위한 보호를 말한다.

Bank 자체 보호계전 요소로는 과전압, 과전류, 불평형, 역상 요소를 들 수 있다. 또한, 시스템 보호계전 요소로는 과전압, 저전압, 과전류, 고조파, 전송차단 등의 요소가 있는데, 이들은 변압기 등 다른 보호 대상에 대해서도 유사하게 적용된다. 이러한 보호계전 요소들을 고려한 보호 체계가 그림 1에서 제시되었다.




그림 1. Shunt Capacitor Bank 보호 체계

그림 1에서 알 수 있듯이 계통 이상으로 Bank에 영향을 주는 것으로 보통 과전압과 저전압 현상이 있는데, 이러한 현상을 확대시키지 않기 위해서 모선측 PT를 통한 OVR 및 UVR, OVGR 등이 사용된다.

Capacitor에서 허용되는 장시간 전압은 일반적으로 정격전압의 110% 정도인데, 이 이상의 전압에 대해서는 보호할 필요가 있으며 OVR을 사용한다. 한편, 회로가 저전압 또는 무전압시 Capacitor가 투입되어 있으면 전압 회복시 Capacitor만으로 운전되면서 Capacitor에 의한 전압 상승으로 타 기기에 손상을 주는 요인이 된다. 이러한 현상을 막기 위하여 통상 UVR이 사용된다. 또한, 지락보호를 위해서는 OVGR이 사용된다.

Bank 외부의 선로 간 단락사고 및 모선 단락사고 등의 판별하기 위해서는 모선측 CT를 통한 OCR이 사용된다.

22.9kV급 Shunt Capacitor Bank의 경우에는 내부 소자가 다수로 구성되어 있고 소자의 절연파괴방전 Coil의 충간단락 및 배선단락 등이 문제가 된다. 따라서 Bank 내부 사고에 대한 판별은 그림 1에서와 같이 Capacitor Bank 내부의 유닛을 반으로 나누어 이를 전압에 대한 차를 이용한 차동전압방식(VRy : Voltage Balanced Relay)이 사용된다. 본 방식은 고조파, 계통 불평형 돌입전류 등에 대한 영향이 없다는 장점이 있지만, 인입단에서의 아크 고장 및 접지단에서의 고장 발생시 이에 대한 판별이 어렵다는 단점이 있다.

2.3 사례연구

2.3.1 모의 계통




그림 2. Shunt Capacitor Bank 모의 계통

Bank 보호 계전 요소를 파악하기 위해서는 고장에 대한 시뮬레이션이 필수적인데, 발생가능한 여러 종류의 고장에 대한 모의가 필요하다. 특히, 본 연구 대상인 불평형 계전 요소를 파악하기 위하여 그림 2에서 제시된 22.9kV 배전계통에서 Capacitor 소자와 외함 간의 지락고장, Bank 인입단에서의 아크 고장, 접지선 근처에서의 지락고장 등 세 가지 형태의 사고를 모의하였다. 또한, 차동전압방식이 고조파의 영향이 없다는 사실을 입증하기 위하여 비선행 부하에 대하여 고조파 발생에 대한 모의를 실시하였다.

앞에서 언급한대로 한전계통에서 널리 적용되고 있는 Fuseless-접지 Y 연결에 대해 모의하였는데, 총 2초간 모의하여 데이터를 수집하였다. 고장은 모의시작 후 1초에서 1.5초까지 0.5초 동안 지속된 것으로 모의하였다.

2.3.2 Capacitor 소자와 외함 간 지락고장

그림 2와 같은 계통에서 Capacitor 소자가 외함을 통하여 지락되는 경우에 차동전압(V1-V2)의 크기가 그림 3에서 나타난 바와 같이 전압의 최대치가 15[V] 이상으로 고장 검출이 용이하다.




그림 3. 차동전압

2.3.3 Bank 인입단에서의 아크 고장

고저항 지락사고 발생시에 동반하는 아크 고장은 Bank내의 인입구 근처 Bushing에서 종종 발생한다. 이러한 아크 고장은 그림 4와 같은 아크 모델을 사용하여 모의하였다.[5] 이때 발생되는 아크 전류는 그림 5와 같다.




그림 4. 아크 고장 모델




그림 5. 아크 전류

아크 고장이 발생하면 부하 전류에 기수조파를 포함하게 된다. 이는 아크 고장시 고조파 계전 요소를 적용할

수 있음을 의미한다. 위의 아크 고장 모델을 적용하여 Capacitor 인입단에서의 아크 고장을 모의 하였을 때 차동전압의 크기는 그림 6에서 나타난 바와 같이 최대치가 1.3[V]임으로 그 크기가 작다. 즉, 차동전압의 크기만을 이용하여 고장을 검출하기가 쉽지 않기 때문에 차동전압의 고조파 요소를 추가할 필요가 있다. 아크 고장시 고조파 발생율은 기본파 대비 제 3고조파의 비율을 10% 이상의 값으로 적용하였는데, 본 실험에서는 표 2에 나타난 바와 같다.




그림 6. 아크 고장시의 차동전압의 크기

주파수	기본파	3조파	5조파	7조파	9조파	11조파
기본파 대비 함유율	100%	8.87%	1.763%	0.177%	0.190%	0.168%

표 2. 아크 고장시 차동전압의 주파수 분포

2.3.4 비선형 부하 고조파의 영향

차동전압의 고조파 함유율을 고장 검출 요소로 사용할 경우 비선형 부하로부터 발생하는 고조파로 인하여 오동작 할 수 있는가의 문제에 대하여 검토하였다. 비선형 부하는 그림 2에서의 부하 모델에 6펄스 다이오드 브릿지 회로를 병렬로 추가하여 모의하였다. 이 경우 그림 7에서 제시된 바와 같이 V1, V2의 각 전압에는 부하에 의하여 발생하는 고조파를 확인할 수 있으나, 그림 8에서 제시된 바와 같이 차동전압에서는 고조파를 포함하고 있지 않았다. 따라서 비선형 부하의 고조파 발생 시에도 차동전압의 고조파 검출요소는 영향을 받지 않아 고조파 검출 방식이 유효함을 알 수 있다.




그림 7. 비선형 부하조건에서 V1, V2의 고조파




그림 8. 비선형 부하에서의 차동전압 주파수 분석

2.3.5 접지단 근처에서의 지락 고장

접지단 근처에서 지락고장이 발생할 경우에 고장전류가 작으며, 그림 9의 결과처럼 차동전압의 크기 또한 최대치가 1.3[V] 정도로 작기 때문에 고장을 검출하기가 쉽지 않다. 이러한 경우 그림 10과 같이 접지단 전압을 검출하여 고장 여부를 판단할 수 있다.




그림 9. 접지선 근처에서 지락고장시 차동전압 크기




그림 10. 접지선 근처에서 지락고장시 중성점 전압

3. 결 론

본 논문에서는 22.9kV급 Shunt Capacitor Bank에서 Bank 내부 고장시 기존의 차동전압의 크기만을 이용하여 고장검출이 어려운 아크 고장이나 접지선 근처의 지락고장에 대하여 각각 차동전압의 주파수를 이용한 계전 방식, 접지단 전압 계전 방식 등을 도입하여 이와 같은 문제를 해결할 수 있음을 보였다. 또한, 차동전압 주파수 계전방식이 비선형 부하에서 발생한 고조파의 영향을 받지 않음을 보였다. 본 논문에서 제안된 방법은 사례연구를 통하여 그 타당성이 입증되었다.

[감사의 글]

본 연구는 과학기술부 및 한국과학재단의 ERC 프로그램을 통한 지원으로 이루어졌으며 이에 감사를 드립니다.

[참 고 문 헌]

- [1] “콘덴서 보호방식”, 전력기술인협회지, 253호, 7 13, September. 2000.
- [2] Martin Bishop, Tim Day and Arvind Chaudhary, “A Primer Capacitor Bank Protection”, IEEE Transactions on Industry Applications, Vol. 37 ,pp.1174 ~ 1179 , July-Aug. 2001.
- [3] Leo Fendrick, Tim Day, Karl Fender and Jack M cCall, “Complete Relay Protection of Multi-String Fuseless Capacitor Banks”, O 7803 7446 0/02, IEEE, 2 002.
- [4] “IEEE Guide for the Protection of Shunt Capacitor Banks”, June. 2000.
- [5] V. L. Buchholz, M. Napal, J.B Neilson, R. Parsi Feraidoonian, W. Zarecki, “High impedance fault detection device tester”, IEEE Transaction on Power Delivery, Vol.11 No.1, pp.184-190, 1996.