

## 대용량 컨버터의 Arrester 설계

김찬기, 이원교, \*신진철, 류홍우

전력연구원, \*한국전력공사

## Arrester Design of High power Converter

Chan-Ki Kim, Won Kyo Lee, \*Jin Chul Shin

KEPRI, \*KEPCO

### ABSTRACT

본 논문은 대용량 컨버터에 이용되는 Arrester에 대한 설계기법을 보여주고 있다. 본 논문에는 Arrester의 설계방법과 일반적인 AC계통에서 사용하는 Arrester와 다른 열방산 특성을 다루었다.

### 1. 서 론

대용량 컨버터가 이용되는 AC계통은 대용량 컨버터의 스위칭과 고장 그리고 Bushing Flashover 그리고 Lighting과 같은 순간적인 과도 과전압에 발생하며, 이러한 조건에서 운전되는 대용량 컨버터(HVD, FACTs, SVC 그리고 Active Filter)는 이러한 과전압에 대한 내력을 가져야 한다. 그러나 이러한 과전압은 매우 높은 값을 가지고 있기 때문에 이러한 과전압에 견디기 위한 설비의 절연 설계는 설비의 가격을 5~10배 이상 올리기 때문에 현실적이지 못하다. 설비의 Withstanding Level로 과전압을 제한하기 위해서 Surge Arrester가 사용된다. Surge Arrester의 역사는 다음과 같다.

\* 1892 ~ 1908년 : Air Gaps with Modifications

\* 1908 ~ 1930년 :

Nonlinear Resistors Based on Puncturing and Reforming Films

\* 1920 ~ 1930년 : Oxide Film Arrester

\* 1930 ~ 1954년 :

Silicon Carbide Non-Linear Resistors with Nonactive Gaps

\* 1954 ~ 1976년 : Silicon Carbide Nonlinear Valve Elements with Active Gaps

\* 1976 ~ Present: Zinc Oxide Arrester

그림 1은 보호하고자 하는 기기에 대한 Arrester의 배치를 보여주고 있으며, Arrester의 목적은 다음과 같다.

(i) 이상 전압의 내습으로 피뢰기의 단자 전압이 어느 일정 값 이상으로 되면 즉시 방전해서 전압 상승을 억제하여 기기를 보호한다.

(ii) 이상 전압에 없어져서 단자 전압이 일정값 이하가 되면 즉시 방전을 정지해서 원래의 상태로 되돌아가게 한다.




그림 1 Arrester의 역할

Fig. 1 Arrester Role

현재 많이 사용되고 있는 ZnO Arrester는 Gapless Arrester이며, Gapless Arrester의 특징은 다음과 같다.

가. 방전 캡이 없으므로

(i) 오손에 양호한 특성

(ii) 기구가 간단하고 소형이므로 경량화

(iii) 급준파 응답이 이론적으로 우수

나. 속류가 없으므로

(i) 다빈도 동작에 견딘다.

(ii) 속류에 따른 특성요소의 열화가 없다.

그림 2는 실제 피뢰기의 구조를 보여주고 있으며, 각각의 요소별 배치를 보여주고 있다.




그림 2 Arrester의 구조  
Fig. 2 Arrester Structure

또한, Impulse로 정의되는 과전압은 과전압의 형태가  $t_1/t_2 [\mu s]$ 로 표기되어 지고,  $t_1$ 은 파형의 첨부까지 올라 가는데 걸리는 시간 그리고  $t_2$ 는 첨두값의 절반으로 멀어지는 시간을 나타낸다. 그리고 과전압의 형태는 다음과 같이 3가지로 분류할 수 있다.

- (i) 스위칭 임펄스 전압 -  $250/2500 \mu s$
- (ii) Lighting 전압 -  $1.2/50 \mu s$
- (iii) 급준파 -  $t_1 = 0.5 \mu s$

## 2. Arrester의 설계 기준




그림 3 12-펄스 HVDC 시스템의 상-결선과 Arrester  
Fig. 3 12-Pulse HVDC Phase Connection and Arrester

그림 3은 12-펄스 HVDC 시스템의 결선과 보호하고자 하는 Arrester의 위치를 보여주고 있다. Arrester를 설계하는 순서와 조건은 다음과 같다.

1. 밸브의 기준전압을 계산한다.
  2. 밸브의 MCOV를 계산한다.
  3. MCOV를 기반으로 해서 Arrester를 선정한다.
  4. Lighting Surge에 대한 협조전류와 Switching Surge에 대한 협조전류를 계산한다.
  5. 보호하고자 하는 대상의 BIL과 BSL을 계산한다.
  6. Lighting Surge와 Switching Surge에 대한 보호마진을 계산
- 따라서, Arrester의 설계는 다음 조건을 만족하여야 한다.

$$BSL \geq SIWL \text{ and } BIL \geq LIWL$$

표 1 HVDC의 주요 절연 계급  
Table 1 Major Insulation Levels in an HVDC

위치	기준 전압	BIL(p.u)	BSL(p.u)
교류계통	$(\sqrt{2} V_m)/\sqrt{3}$	2.8-4.0	2.4-3.5
교류 측(Tr)	$(\sqrt{2} V_m)/\sqrt{3}$	2.8-4.0	2.4-3.5
직류 측(Tr)	$(\pi/3) V_{dc}$	2.8-4.0	2.4-3.5
밸브	$(\pi/3) V_{dc}$	1.8-2.2	1.8-2.2
상 모션	$V_{dc}$	2.7	2.2
증성점 모션	$V_{dc}/2$	2.7	2.2
평활 리액터	$V_{dc}$	3.0	2.6
직류 송전선	$V_{dc}$	2.9	2.0

1)  $V_m$ 은 가장 높은 변환용 변압기 1차모션 전압(선간, rms)  
2)  $V_m$ (즉, 변환용 변압기 2차 밸브측 전압)과 무부하 브리지 전압( $V_{dc}$ )의 관계는  $V_m = \pi V_{dc}/3\sqrt{2} V$ ,  $V_{dc}$ 는  $1.2 \times V_{dc}/n$ , 여기서,  $n$ 은 6펄스 브리지/극수

표 2 연속 최대 운전전압(MCOV)  
Table 2 Maximum Continuous Overvoltage

AC Arrester	$MCOV = V_{10}/2.5-3.0$ 또는 $MCOV = 0.82 \times \text{Arrester 정격}$
DC Arrester	$MCOV = V_{10}/2.0-2.3$ 또는 $MCOV = 1.0 \times \text{Arrester 정격}$

## 3. Arrester의 실제 적용

대용량 컨버터에 이용되는 Arrester의 실제적인 설계는 다음과 같으며, 본 논문에서 대상으로 한 것은 제주-해남 HVDC 시스템으로 하였다.

제주-해남 HVDC에서는 154/79.2/79.2kV 비율 컨버터 변압기의 밸브 권선 전압이 79.2kV 이상일 때 선로 권선텝 변환기를 이용하여 1% 내로 조정한다. 그러므로 최대 밸브 권선 전압은 다음과 같다.

$$1.01 \times 79.2 \text{kVrms} (80.0 \text{kVrms}, 113 \text{kVp})$$

### 3.1 벨브 Arrester 보호 레벨의 결정

밸브 권선 전압의 최대치와 동일한 벨브 Arrester의 MCOV의 결정:

- Valve arrester MCOV = 113 kVp
- 1 kAp에서 Arrester의 SIPL =  $1.77 \times \text{MCOV}$   
= 200 kVp
- 1kAp에서 Arrester의 LIPL =  $1.02 \times \text{SIPL}$   
= 204 kVp

### 3.2 Upper Bridge Arrester의 보호 레벨의 결정

밸브 전압은 한 주기 당 6개의 Commutation Recovery 과전압이 발생한다. 그래서, 브리지 Arrester의 전압정격은 벨브 Arrester의 보호 레벨보다 약 10% 더 높게 결정된다.

$$\text{SIPL} = 220 \text{ kVp}; \text{LIPL} = 224 \text{ kVp} (\text{at } 1 \text{ kAp}).$$

### 3.3 중성점과 대지 Arrester의 보호 레벨의 결정

i) Arrester의 전압 스트레스는 상위 브리지 Arrester의 전압 스트레스에 Monopole 모드로 동작 시 중성선 부스에서 발생하는 정상상태 전압을 더한 것과 유사하다. 이러한 전압 스트레스는 Upper Bridge Arrester의 정격에서 약 4% 이상 혹은 벨브 전압의 14% 증가시킨다.

$$\text{SIPL} = 229 \text{ kVp}; \text{LIPL} = 223 \text{ kVp} (\text{at } 1 \text{ kAp})$$

### 3.4 중성선 부스 Arrester 보호 레벨의 결정

밸브 권선 부싱 하단에서 지락고장이 발생시, 델타 결선 브리지 선간 벨브 권선 전압이 중성선 부스와 전극 선 사이에 걸린다. 중성선 부스 Arrester 양단에 걸린 최대 정상 상태 전압  $V_{NSA}$ 은 다음과 같다.

$$V_{NSA} = \sqrt{2} V_{LL} \frac{L_1}{L_1 + L_2}$$

여기서,  $L_1$ 은 전극선로에 있는 인덕턴스

$L_2$ 는 두개의 변압기 권선의 인덕턴스

이 값을 계산하면 다음과 같다.

$$V_{LL} = 80 \text{ kV rms}, L_1 = 40\text{mH}, L_2 = 37\text{mH}$$

$$\text{결론적으로, } V_{NSA} = \sqrt{2}(80)40/77$$

$$= 58.8 \text{ kVp}$$

위 식에서 전류 파형과 높은 주파수 과도 성분에는 약간의 비대칭이 존재하게 된다. 서지 Arrester에서 이들 영향을 고려하고 과도한 에너지 소비를 피기 위해 40% 정도를 고려하면 다음과 같은 보호 레벨이 수립된다.

$$\text{SIPL} = 1.4 \times 58.8 \text{ kVp}$$

$$= 82 \text{ kVp}$$

$$\text{LIPL} = 1.02 \times \text{SIPL}$$

$$= 84 \text{ kVp}$$

표 3 설계된 Arrester 데이터

Table 3 Design Arrester

Arrester	Continuous Operating Voltage		Nominal Voltage Rating of the Arrester kV <sub>ac</sub> (or kV dc)	Required Protective Levels at Different Current Waveshapes Voltage(Coordinating Currents) (kVp) (kAp)			Energy Absorption Capability (kJ)	Estimated Number of Parallel Columns
	Crest Sinusoidal CCOV (kVp)	Peak PCOV (kVp) (Including Commutation Overshoots)		Switching Impulse 35/30μs or 1ms front (SIPL)	Lightning Impulse 8/20μs (LIPL)	POW (FIFL)		
Valve	113	136	110(rms)	200(1)	204(1)	231 (1)	1350	2
Bridge	113	136	151(DC)	230(1)	225(1)	254 (1)	1000	1
Neutral	8	-	54(DC)	82(1)	84(1)	95 (1)	300	1
DC Mid-point	121	144	156(DC)	228(1)	233(1)	265 (1)	1000	1
DC Bus	199	-	266(DC)	389(1)	450(10)	509 (1)	2750	2
Electrode Line	8	-	52(DC)	69(1)	78(10)	88 (10)	4000	14
AC Bus	140	-	160(rms)	290(1)	350(10)	396 (10)	1400	2
Lower Filter Reactor	39	-	100(rms)	182(1)	208(10)	235 (10)	2500	4
Upper Filter Reactor	10	-	96(rms)	177(1)	208(10)	236 (10)	1250	2

### 3.5 전극선로 Arrester 보호 레벨 결정

전극선 Arrester의 전기적인 위치가 선 자체와 근접해 있기 때문에 10kA에서 LIPL이 결정된다. 더욱이, Heavy duty Arrester로 설계되어 있다면 Monopole 모드로 운전 시 전극선로 개방회로가 개방 되는 경우를 고려하면, 수백 밀리초 동안 최대 부하 전류를 흐를 수 있도록 한다. 이것이 의해 10kA에서의 LIPL은 중성선 부스 Arrester의 1kA에서의 LIPL보다 약간 더 낮게 결정된다. Multiple Column Arrester를 위해서 78kVp에서 10kA로 세팅된 LIPL을 사용하면 1kAp에서 LIPL은 10kAp의 LIPL 보다 대략 10% 정도 낮다.

$$\begin{aligned}\text{LIPL at } 1\text{kA} &= 78/1.10 \\ &= 71 \text{ kVp and}\end{aligned}$$

$$\begin{aligned}\text{SIPL at } 1\text{kA} &= 71/1.02 \\ &= 69 \text{ kVp}\end{aligned}$$

### 3.6 DC Bus Arrester 보호 레벨 결정

10kA LIPL에 대해 20%의 여유를 갖는 540kVp의 BIL HVDC 케이블 보호를 위해

$$\begin{aligned}\text{LIPL at } 10 \text{ kA} &= 540/1.2 \text{ kVp} \\ &= 450 \text{ kVp}\end{aligned}$$

$$\therefore \text{SIPL at } 10 \text{ kA} = 389 \text{ kVp}$$

(Arrester 특성으로부터)

표 3은 분석된 Arrester의 값을 보여주고 있다.

### 4. Arrester의 열특성 분석

그림 4는 Arrester의 모델링을 나타낸 것으로 Arrester가 동작하는 경우에 생기는 돌입전류는 Arrester의 콘덴서에 의해서 유발되며,  $R_s$ 는 비선형 특성을 가지고 있기 때문에 완전히 비례적인 특성을 보여주지는 않는다.

$$V_{RS} = K \cdot I^{1/\alpha}$$

여기서,  $V_{RS}$ 는  $R_s$ 의 전압 Drop을 말한다. 그리고,  $a$ 는 전류와 Power Dissipation 사이의 Drop을 말하며, 보통  $10\sim20$ 이다.

그림 5에서 보여주는 모델링의 열방산 특성을 보여주기 위한 열방산 수식은 다음과 같다.

$$P_w = \frac{V^2}{R_p} + \left| \left( \frac{V}{R_s - j \frac{1}{2\pi f C}} \right)^2 \right| \cdot R_s$$

$$= V^2 \cdot \left( \frac{1}{R_p} + (2\pi f C)^2 \cdot R_s \right)$$

여기서,  $\frac{1}{2\pi f C} \gg R_s$ ,  $V$ 는 Arrestor에 인가되는 전압,  $f$ 는 전압의 주파수




그림 4 ZnO Arrestor의 모델링  
Fig. 4 ZnO Arrestor Modelling




그림 5 ZnO Arrestor의 주파수에 대한 열방산 특성  
Fig. 5 Power Dissipation Characteristics for ZnO Arrestor frequency




그림 6 ZnO Arrestor의 주파수에 대한 전류특성  
Fig. 6 Current Characteristics for ZnO Arrestor frequency

## 5. 결 론

컨버터에 적용되는 ZnO Arrestor는 순수한 AC계통의 기기를 보호하는 Arrestor보다 다른 특성을 가지고 있다. 이러한 원인은 컨버터에서 발생하는 Switching 서지에 의한 원인이며, 이에 따른 설계방식을 분석하였다. 또한, HVDC에 사용되는 Arrestor에 인가되는 전압은 단순한 정형파가 아니고, 누설전류도 HVDC 시스템으로부터 발생하는 고조파성분을 가지고 있기 때문에 순수한 AC계통에서 사용되는 ZnO Arrestor보다 열 발생율이 크다.

## 용어 정리

- \* WL : 제한 전압(WL:Withstanding Levels)
- \* SIWL : Switching Impulse Withstanding Levels  
스위칭 임펄스 제한 전압
- \* LIWL : Lighting Impulse Withstanding Levels  
Lighting 임펄스 제한 전압
- \* FWWL : Front Wave Withstanding Levels  
급준파 제한 전압
- \* BIL(Basic Lighting Impulse Insulation Level)
- \* BSL(Basic Switching Impulse Insulation Level)
- \* CFO(Critical Flash-Over Voltage)
- \* MC OV(Maximum Continuous Operating Voltage)
- \* Duty-Cycle Voltage Rating
- \* RV(Rated Voltage) : Arrestor를 어떤 Impulse 시험을 수행한 후에 Arrestor가 열 폭죽을 일으키지 않고 견디는 최고전압.
- \* COV (Continuous Operating Voltage)
- \* PCOV (Peak Continuous Operating Voltage)
- \* FOW (Front of Wave)

## 참 고 문 현

- [1] "제주-해남 HVDC Manual, 1993, 한국전력공사"
- [2] High Voltage Direct Current, EPRI, 1995
- [3] High Voltage Engineering, prentice hall, 1996