

전력용 변압기 보호를 위한 통합보호제어장치의 하드웨어 설계와 실시간 성능 시험

*박철원

*원주대학 전기과

Real-time Testing and Hardware Design of Intelligent Electronic Device for Power Transformer Protection

Chul-Won Park*

*Wonju National College

Abstract - This paper proposes a prototype IED hardware design and it's real-time experimental results. To evaluate performance of the IED, the study is well constructed power system model including power transformer utilizing the EMTP software and the testing is made through simulation of various cases. The relaying that is well constructed using DSP chip and RISC CPU etc. has been developed and the prototype IED has been verified through on-line testing by LabVIEW simulator. The results show that an advanced relaying based prototype IED never mis-operated.

1. 서 론

전력용 변압기 보호를 위해서는, 전류신호만을 이용한 차동원리를 기반으로 해서, CT특성의 불일치 등을 고려하여 비율차동계전기법(Ratio Differential Relay : RDR)이 사용된다. 실제로는, 여자돌입과 같은 과도현상이 발생되기 때문에 고조파 억제책을 갖춘 비율차동계전기법이 적용된다. 그런데 근래에 출시된 변압기는 철심 재료기술의 개선이 되어 여자돌입 시 제2고조파 성분이 감소되고 있으며, 전력계통의 조고압화, 지중화로 고조파 환경이 변해서 내부고장 시 제2고조파 성분이 함유가 증가되고 있다[1, 2]. 이에 종래 RDR의 경우, 임계치를 조정하더라도 트립 오동작의 가능성이 매우 높게 되었다. 이런 문제점을 개선하기 위하여 1990년 중반부터 퍼지기법, 인공지능 기법, 쇄교자속비 등을 이용한 여러 가지 변압기 보호계전기법들이 연구되었는데[3~5], 아직까지 완벽한 해결책이 없는 형편이다. 한편 디지털 필터 기반 RDR이 내장된 디지털 계전기의 하드웨어측에서는, 1980년대 초부터 범용 CPU에서 시작하여 최근에는, 고속의 신호처리전용 DSP 소자를 채택함으로써 하드웨어가 간소화되면서 실시간 처리가 가능하도록 발전하고 있다[6]. 최근, 변압기 보호 업무는 전력운전 자동화시스템에 포함되어 무인화, 자동화됨에 따라 상위 시스템과의 데이터 통신이 필수적으로 요구되고 있으며, 변전소 내 감시 및 제어기능을 포함한 변전소 종합자동화시스템(substation automation system : SAS)으로 발전하고 있다. 이에 따라 과거의 보호기능 이외에 전체 시스템을 네트워크로 엮는 통신기술, 자기진단기술, 이벤트 및 고장데이터 저장기능과 관리기능을 포함하는 소위 차세대 통합보호제어장치(Intelligent Electronic Device : IED)에 대한 필요성이 요구되고 있고, 관심 있는 연구소와 업체에서 개발 중에 있다[7].

본 논문에서는 특이한 여자돌입과 내부고장을 확실하게 판별함으로써 계전기의 트립 오·부동작을 하지 않도록 하기 위해서, 자속-차전류 기술기 특성을 이용한 개선된 보호 알고리즘을 제안하였고[8], DSP 소자와 범용 CPU를 이용하여 IED용 시제품(prototype)을 설계하였다[9]. 시제품 IED의 실시간 시험을 위하여 NI사 DAQ Device를 이용하여, LabVIEW 기반 GUI 시뮬

레이터를 제작하였다[10]. EMTP의 EEUG 버전 WatATP 99를 이용하여 변압기 계통을 모델링한 후, 여러 가지 여자돌입현상과 고장현상에 대한 시뮬레이션을 수행하였다. 또한 수집된 데이터를 이용하여 제시된 개선 알고리즘이 구현된 시제품 IED의 성능을 실시간 시험으로 입증하였다.

2. 통합보호제어장치의 하드웨어 설계

2.1 보호기능 구현

전력용 변압기의 보호를 위한 비율차동보호방식은 불평형전류로 인한 오동작을 막기 위해서 변류기의 1차전류와 2차전류의 차전류와 억제전류의 비율을 이용하는 데, 여자돌입을 고려해서 제2고조파 억제특성과 조합하여 사용된다. 본 장치는, 억제전류의 크기에 따라 변곡점(inflect point)을 중심으로 서로 다른 비율 Slope1, Slope2로 분리함으로써 차전류와 억제전류의 비를 변경할 수 있도록 서로 다른 동작특성을 갖도록 구현하였다. 그림 1은 전력용 변압기의 주보호 계전기인 개선된 RDR의 동작특성곡선이다. 또한 후보보호 계전기인 OCR, OCGR, OVR, UVG 등도 구현하였다[11].




그림 1 개선된 RDR의 동작특성곡선




그림 2 OCR의 반한시(N) 보호 특성 곡선

이중에서, 과전류계전기(OCR:50/51)는 단락사고 혹은 과부하시 순시나 한시로 동작하며 변압기 외부사고 시 후비보호용으로 사용된다. 전류용 한시특성식은 식 (1)과 같으며, 여기서, T_m 은 OCR 한시동작시에 필요한 시배율 이다. 그림 2는 OCR의 반한시(NI) 보호 특성곡선이다.

$$T = \left(\frac{\beta}{I^a - 1} - C \right) \times \frac{T_m}{10} \quad (1)$$

또한 여러 가지 직교함수계열 디지털 필터들의 주파수 응답과 원하는 주파수성분 추출특성을 비교 검토하여 최적의 DFT 디지털 필터를 선정하였고, 이는 차분방정식으로 구현하여 제안된 보호알고리즘을 정립하는데 활용하였다[12]. 한편, 단자전압의 상승률, 차전류의 실효치와 순시치, 차전류의 영점 부근의 주기, DFT에 의한 제2고조파 및 제5조파의 비율과 자속-차전류 기울기 특성에 의한 개선된 알고리즘을 제안해서, 오프라인 시험에 의하여 특이한 여자돌입과 내부고장을 신속하고 정확하게 판별하였다[8, 9]

2.2 하드웨어 설계

다음은 하드웨어 사양이다.

- MPU : 32 bit floating point DSP,
8 bit RISC CPU
- A/D converter : 16 bit resolution
- D/A converter : 16 bit resolution(시험용)
- Analog Input channels : 11 ch.
- Analog Output channels : 8 ch.
- Digital Output channels : Relay Out 16 접점 ch.
- Digital Input channels : Relay Out 16 접점 ch.
- Sampling rate : 12 S/C 이상
- User Interface MMI : Wide temperature character module LCD, Function keypad, LED
- Accuracy : $\pm 5\%$ 이내
- DI/DO 입출력부 : Opto-isolated
- Isolated RS485 serial transceiver
- 내장 Aux. relay, Fault annunciation LEDs

2.3 하드웨어 개요

그림 3은 전력용 변압기용 IED의 블록다이어그램이다. 연산처리와 관리를 하는 DSP부와 MCU부, 사용자 인터페이스에 의한 정보입력과 표시기능을 처리하는 MMI부, 상태입력신호를 가공 처리하는 DI입력부, 제어 출력신호를 발생하는 DO출력부, 프로그램 및 데이터의 저장을 위한 Memory부, 아날로그 신호의 변성기부와 LPF, 16bit 11ch의 A/D Converter 및 16bit 8ch D/A Converter 등으로 구성되는 아날로그 신호처리부, 동작전원을 공급하기 위한 전원부 등으로 구성된다.




그림 3 IED의 블록다이어그램

2.3.1 하드웨어 회로도 설명

그림 4는 보호계전기능과 각종 고장처리의 데이터 수집과 관리기능을 처리하기 위한 DSP 모듈의 회로도이다. Hi Speed RAM Bank Memory 모듈을 사용하여 많은 양의 정보를 고속으로 저장 할 수 있다. MUX를 사용하지 않았기 때문에 아날로그 입력인 경우는 신호의 지연이 없는 파형의 입력이 가능하다. 그림 5는 MCU 모듈의 회로도이다. 원격으로 운전이 가능함과 동시에 현장에서 직접 조작이 가능하도록 별도의 MMI부를 갖추고 있다. MMI부는 Character Module LCD와 annunciation LED 등의 표시장치와 Function Key의 조작 버튼으로 구성된다. 전기량 계측 및 보호요소를 위해서 계통의 아날로그 입력신호로 전류와 전압을 받아 드리게 된다. 여기서 실계통의 전압과 전류신호는 대전류, 고전압의 형태이므로 외부에 CT와 PT를 통해서 장치가 처리하기에 적절한 크기로 변성하여 입력받게 된다. 변성기를 거친 입력신호는 저역통과필터(LPF)와 AMP에 의한 안정으로 신호처리가 되어 비로소 A/D 변환기로 인가되어진다. 그림 6은 아날로그 입력처리용 모듈의 회로도이다. 현장 설치되어 운영되는 모든 상황을 중앙감시실에서 원격으로 감시·제어되기 위해서는 디지털 데이터 통신에 관한 기능 모듈이 탑재되어 있어야 한다. 본 논문에서는 중앙 시스템과의 인터페이스를 위한 통신의 물리계층으로 표준규약인 RS485를, 현장 유지 보수용 터미널과의 인터페이스를 위한 물리계층으로 표준규약인 RS232를 채택하였다. 이와 같이 통신 감시 혹은 제어를 위해서 I/O처리부로 명명되는 추가적인 H/W가 탑재되며 외부 노이즈나 서지 등에 의해서 발생할 수 있는 오동작을 방지하기 위해서 Optic-isolation 구조를 채택하였다. 그림 7은 통신 및 I/O처리부 모듈의 회로도이다. 그림 8은 메모리 모듈의 회로도이다.




그림 4 DSP 모듈의 회로도




그림 5 MCU 모듈의 회로도




그림 6 아날로그 입력 처리용 모듈의 회로도(8 ch.)




그림 7 통신 및 I/O처리부 모듈의 회로도





그림 8 메모리 모듈의 회로도


2.3.2 통합보호제어장치의 시제품

그림 9는 시제품 IED의 주요 보드이다.




(a) AD 보드

(b) DA 보드



(c) DSP 보드


(d) MPU 보드




(e) 시제품 IED 시스템

그림 9 시제품 IED의 주요 보드

그림 10은 시제품 IED의 외형도이다.



(a) 전면부



(b) 후면부

그림 10 시제품 IED의 외형도

3. 시뮬레이터 설계

3.1 시뮬레이터 구성

그림 11은 시제품 IED의 성능시험을 위해 시험용 아날로그 파형을 재생할 수 있는 시뮬레이터이다. 시뮬레이션 엔진, PC, DAQ Device 및 오실로스코프로 구성된다. WatATP 99를 기반으로 실 계통모델에 대한 시뮬레이션을 수행한 다음, 그 출력데이터 파형을 텍스트 파일로 저장하게 된다. 그 후 NI사의 LabVIEW 7.1을 사용하여 작성된 GUI 프로그램에서 샘플링 값이 저장된 텍스트 파일을 불러들인다. 아날로그 신호 출력장치인 NI-6733 DAQ Device를 사용하여 아날로그 파형을 출력하였다. 출력된 신호는 OSC로 측정하여, 원 신호인 WatATP 99 파형과 비교하여 시험용 신호로 검증하였다. 표 1은 DAQ Device의 사양이다.




그림 11 시뮬레이터의 구성도

표 1 NI-6733 DAQ Device의 사양

Bus	PCI, PXI
Analog outputs	8
Output resolution	16 bit
Update rate	1 MS/s
Output range	±10V
Counter/Timers	2, 24 bit

3.2 DAQ Device와 LabVIEW를 이용한 설계

그림 12는 아날로그 파형으로 출력되도록 GUI 프로그램인 LabVIEW를 이용하여 구현한 사용자 인터페이스와 Source Code이다. 파일을 open 하고, 버퍼 크기 및 update rate를 선정하면, 사용자 임의대로 원하는 출력신호의 크기를 조절하여 파형을 발생시킬 수 있도록 구현하였다. 이때 GUI 프로그램은 재생하고자 하는 신호의 출력 값을 찾아 주기 때문에 사용자가 원하는 크기로 신호를 발생시킬 수 있다.

이 시뮬레이터 프로그램의 특징은 다음과 같다.

- (1) 한 번에 다수의 채널에서 시간의 지연 없이 신호를 재생할 수 있으므로 실제 전력계통과 유사한 환경을 제공할 수 있다. 본 연구에서는 변압기가 포함된 전력계통과 유사하게 여러 가지 절점전압과 전류를 발생시켜 시험과 측정할 수 있다.
- (2) 학계와 현장에서 검증된 LabVIEW 프로그램을 사용하였기에 신뢰성, 호환성 및 확장성이 뛰어나다.
- (3) 사용자는 출력되는 전류와 전압의 크기와 범위를 조절할 수 있다.
- (4) 각 상의 전압과 전류 파형을 동시에 출력할 수 있지만, 동시에 출력 했을 경우 전압에 비해 전류 값이 매우 작기 때문에 전류 파형의 변화를 알기 힘들다. 그래서 전압데이터와 전류데이터를 따로 분리하여 전압과 전류 파형을 출력하도록 하였다.

3.3 신호파형의 비교

그림 13은 여자돌입 시(전압 위상각 0도)의 전류인 경우, WatATP 99 원 신호와 시뮬레이터에서 재생된 출력파형의 비교이다. (a)는 WatATP 99의 시뮬레이션 파형을 시뮬레이터 소프트웨어에 의하여 DAQ Device에서 출력된 아날로그 신호이다. 상부 그림은 512 s/c 60주기의 아날로그 신호이고, 하부 그림은, 이 신호 중에 3주기 정도를 확대하여 사용자가 알기에 용이하도록 한 것이다. (b)는 DAQ Device 터미널에서 재생된 신호를 OSC로 측정된 신호이다. 총 6개의 전압과 전류 파형을 측정할 수 있으나, OSC로 더 정확한 파형의 모양을 보기 위하여 3상 파형을 나타내도록 하였다. 그림으로부터, WatATP 99로 시뮬레이션을 통해 직접 수집한 전류 데이터 파형과 DAQ Device에서 재생된 아날로그 신호를 OSC로 측정한 전류 신호의 파형의 크기 및 고조파 여부, 위상 등 항목을 비교한 결과 동일한 파

형을 얻을 수 있었기 때문에 실시간 시험에 사용하였다.






그림 12 GUI 프로그램을 이용하여 구현한 사용자 인터페이스와 소스코드



(a) 시뮬레이터 소프트웨어의 전류 신호



(b) DAQ 채널에서 측정된 전류 신호

그림 13 시뮬레이터 출력 신호 파형 비교

4. 실시간 시험

4.1 WatATP 99를 이용한 모델링과 과도해석

변압기의 내부고장 시뮬레이션은 고장 발생 권선을 나누어 모델링을 하는 기법을 이용하였다. WatATP 99의 BCTRAN은 변압기를 상호 결합된 요소로서 취급하여 WatATP 99에서 바로 처리할 수 있는 [R]과 [L] 행렬 데이터를 출력하게 된다. 따라서 변압기의 권선에서 고장이 발생한 경우 [R], [L] 행렬을 고장조건에 맞도록 수정한 후 WatATP 99의 입력데이터로 재활용함으로써 변압기의 고장 모의를 수행하였다. 여자돌입 시뮬레이션은 포화변압기 모델을 이용하였다. 아날로그 파형 발생을 위해서 한 주기당 샘플링 주파수는, 30,720[Hz]인 주기 당 512 샘플링을 하였고, 개선된 알고리즘 구현 시에는 720[Hz]인 주기 당 12 샘플링을 취하였다 [13].

4.2 시제품 IED의 성능 시험

그림 14는 시뮬레이터를 이용한 시제품 IED의 성능 측정도이다. NI-6733 DAQ Device에서 아날로그 신호로 출력된 아날로그 신호는 시제품 IED로 전달하고, IED에서는 내장된 알고리즘에 의하여 이 신호를 처리하여 실패치 등을 연산하게 되고, 최종 트립 신호를 출력한다. DAQ Device와 재생된 신호, IED의 트립신호와 여러 가지 측정용 신호들은 IED의 아날로그 및 디지털 출력부를 통해 OSC로 확인하게 된다.




그림 14 시제품 IED의 성능 측정

4.2.1 여자돌입


그림 15는 1차측 전압 a상 위상각 0도일 경우, 44.448[ms]에서 가압된 경우 시뮬레이터 화면과 고장 판별 결과이다. (a)의 상부의 그림은, 512 s/c 60주기 (0.1[sec])의 아날로그 신호이고, 하부의 그림은, 사용자가 관측하고자 하는 부분(여기서는 약 3주기)을 확대한 것이다. 총 6개의 전압과 전류 파형을 측정할 수 있으나, (b)는 편의상 DAQ 채널을 OSC로 3상 파형을 측정하여 나타내었다. (c)는 DSP와 CPU로 제작된 시제품 Target IED에서 AD변환기로 신호처리 된 후, 구현된 개선 알고리즘의 결과를, DA변환기로 출력한 3상 전류신호이다. 그림으로 알 수 있는 듯이, IED는 여자돌입이 판별되어 정동작을 하는 것을 알 수 있다.

4.2.2 권선 단락고장


그림 16는 2차측 전압 c상 권선의 0:30:65 위치에서 권선 단락고장이 51.393[ms]에서 발생한 경우 시뮬레이터 화면과 고장판별 결과이다. (b)는 DAQ에서 발생된 신호가 시제품 Target IED에 인가되어 처리되는, 전류신호와 고장판별 결과의 Trip신호이다. 고장 발생 후 약 8.33[msec]에서 신속하게 권선 단락고장이 검출되는 것을 알 수 있다.

4.2.3 권선 지락고장


그림 17은 2차측 전압 c상 권선의 15:85 위치에서 권선 지락고장이 51.393[ms]에서 발생한 경우 시뮬레이터의 화면과 고장판별 결과이다. (b)는 DAQ에서 발생된 신호가 시제품 Target IED에 인가되어 처리되는 전류신호와 고장판별 결과 Trip신호이다. 고장 발생 후 약 8.33[ms]에서 권선 지락고장이 검출되어 Trip 신호가 발생하는 것을 알 수 있다.




(a) 시뮬레이터 화면(여자돌입 0도, 512 s/c)




(b) DAQ 채널로 측정된 1차측 3상 전류(512 S/C)



(c) IED의 D/A로 측정된 1차측 a상 전류(12 S/C)
그림 15 여자돌입 시의 시뮬레이터 화면과 고장판별 결과(전압위상각 0도)




(a) 시뮬레이터 화면(권선 단락고장, 512 s/c)




(b) c상 전류와 트립 신호(12 S/C)

그림 16 권선 단락고장 시의 시뮬레이터 화면과 고장판별 결과



(a) 시뮬레이터 화면(권선 지락고장, 512 s/c)



(b) c상 전류와 트립 신호(12 S/C)

그림 17 지락고장 시의 시뮬레이터 화면과 고장판별 결과

5. 결 론

본 논문에서는, 변압기 보호의 성능을 향상하기 위하여 변압기용 IED의 주보호를 위해 개선된 알고리즘을 제안하였고, DSP 소자와 범용 CPU를 이용하여 시제품 IED에 대한 상세한 설계와 구현을 다루었다. 제안된 알고리즘의 온라인 시험을 위하여 여러 가지 고장 및 과도 현상 신호를 실시간으로 재생이 가능하도록, LabVIEW 기반 간이형 시뮬레이터 소프트웨어를 설계, 제작하였다. 이 시뮬레이터는 IED 시험뿐만 아니라 범용 시험 시 적용이 가능할 것으로 생각된다. WatATP 99로 전력용 변압기가 포함된 전력시스템의 모델링을 수행하여, 다양한 시뮬레이션을 수행하였고, 제작된 시뮬레이터를 활용하여 개선된 기법이 내장된 시제품 IED의 실시간 시험을 수행하였다. 제안된 기법은 20여 가지 실시간 시험을 통하여 내부고장 시엔 고장발생 후 약 반주기에서 신속한 고장판별을 나타냈으며, 여자돌입 시에는 오동작이 방지되어 신뢰성이 입증되었다. 본 연구로 인하여

SAS를 위한 핵심기술인 IED의 기술개발에 도움이 될 것으로 기대된다.

[참 고 문 헌]

- [1] A.T. Johns, S.K. Salman, Digital Protection for Power System, IEEE POWER SERIES 15, Peter Peregrinus Ltd., pp. 183~187, 1995.
- [2] 한국전력공사 전력연구원, 보호제어 유니트의 소프트웨어, 변전소종합보호제어 시스템설계 및 제작기술 개발 최종보고서 부록, pp. 1~87, 1997.2.
- [3] Chul Won Park, Myong Chul Shin, et al., "Fuzzy Logic-Based Relaying for Large Power Transformer Protection", *IEEE Trans. on PWRD.*, Vol. 18, No. 3, pp. 718~724, July 2003.
- [4] Sang-Tae Kim, Bo-Geon Jin, Seung-Jae Lee, Sang-Hee Kang, Myeon-Song Choi, Sang-Hyun Yoon, Tae-Sung Lee Sang-Ki Chung, "v-i trend-based protective relaying algorithm for 3-phase power transformer", Power Engineering Society Summer Meeting, 2001. IEEE, Volume: 1, July pp. 605~610.
- [5] 박철원, 신명철 외 1인, "대용량 변압기 보호용 퍼지논리 계전기법과 웨이브렛 계전기법의 비교분석", 대한전기학회 논문지, Vol. 52P, No. 4, pp. 179~187, 2003.
- [6] M.A. Rahman, B. So, M.R. Zaman, M.A. Hoque, "Testing of Algorithms for a Stand-Alone Digital Relay for Power Transformers", *IEEE Trans. on PWRD.*, Vol. 13, No. 2, pp. 374~385, April 1998.
- [7] Alexander, R.L., "Intelligent electronic device(IED) technology SCADA and 3 ϕ metering", Rural Electric Power Conference, 2002, pp. C6~C6.3, IEEE 2002.
- [8] 박철원, 신명철 외 1인, "Numerical Algorithm for Power Transformer", *KIEE International Trans. on PE*, Vol. 4-A, No. 3, pp. 146~151, 2004.
- [9] 박철원, 신명철, "전력용 변압기보호용 IED", 대한전기학회 하계학술대회 논문집, pp. 217~219, 2005. 7.
- [10] 박철원, 김장휘, 이종주, 신명철, "LabVIEW를 이용한 디지털 시뮬레이터", 대한전기학회 하계학술대회 논문집, pp. 217~219, 2005. 7.
- [11] 박철원, 정연만, "변압기용 IED의 보호계전 시스템", 대한전기학회 강원지부 추계학술대회 논문집, pp. 23~26, 2003. 11.
- [12] 박철원, 신명철, "특정 주파수 추출을 위한 여러 가지 디지털 필터의 특성 비교", 대한전기학회 하계학술대회 논문집, pp. 360~362, 2004. 7.
- [13] 박철원, 하경재, "변압기의 EMTP 모델링과 고장해석", 2003년도 대한전기학회 강원지부 학술강연회 논문집, pp. 1~6, Dec. 2003.

감사의 글

본 연구는 2003~2004년도 산업자원부 전력산업연구개발사업 전력선행연구에 의하여 이루어진 연구로서, 관계부처에 감사드립니다.