
A Finite field multiplying unit using Mastrovito's architecture

Sangook Moon

Mokwon University, School of Information, Electronics, and Image Engineering

E-mail : smoon@mokwon.ac.kr

abstract

The study is about a finite field multiplying unit, which performs a calculation t-times as fast as the Mastrovito's multiplier architecture, suggesting and using the 2-times faster multiplier architecture. Former studies on finite field multiplication architecture includes the serial multiplication architecture, the array multiplication architecture, and the hybrid finite field multiplication architecture. Mastrovito's serial multiplication architecture has been regarded as the basic architecture for the finite field multiplication, and in order to exploit parallelism, as much resources were expended to get as much speed in the finite field array multipliers. The array multiplication architecture has weakness in terms of area/performance ratio. In 1999, Parr has proposed the hybrid multiplication architecture adopting benefits from both architectures.

In the hybrid multiplication architecture, the main hardware frame is based on the Mastrovito's serial multiplication architecture with smaller 2-dimensional array multipliers as processing elements, so that its calculation speed is fairly fast costing intermediate resources. However, as the order of the finite field, complex integers instead of prime integers should be used, which means it cannot be used in the high-security applications. In this paper, we propose a different approach to devise a finite field multiplication architecture using Mastrovito's concepts.

keywords

Finite field, serial multiplier, array multiplier, hybrid multiplier, 2X multiplier

I. 서 론

정보 보호 용용에 새로운 이슈가 되고 있는 ECC 공개키 암호 알고리즘은 유한체 차원에서의 효율적인 연산처리가 중요하다. 직렬 유한체 곱셈기의 근간은 Mastrovito의 직렬 곱셈기에서 유래한다. 본 논문에서는 polynomial basis 방식을 적용하고 식을 유도하여 Mastrovito의 직렬 유한체 곱셈방식의 2배 이상의 성능을 보이는 유한체 곱셈기를 제안하고, HDL로 기술하여 기능을 검증하고 성능을 평가한다. 설계된 2배속 직렬 유한체 곱셈기는 부분합을 생성하는 회로의 추가만으로 기존 직렬 곱셈기의 2배 이상의 성능을 보여주었다.

이 방식은 Mastrovito의 직렬 곱셈기의 구조를 바탕으로 한다. 유한체 원소 표현 방식으로는 표준 기저 방식을 사용하며, 주어진 유한체로서 $GF(2^m)$ 을 사용한다. 주어진 유한체의 임의의 두 원소를 각각 $A(x) = \sum_{i=0}^{m-1} a_i x^i$, $B(x) = \sum_{i=0}^{m-1} b_i x^i$ 라고 하면 곱셈결과 값인 $Z(x)$ 는 다음 식 (1)과 같이 나타내어지고, 이를 전통적인 직렬 곱셈기의 형태로 구현하면 그림 (1)과 같다.

$$\begin{aligned} Z(x) &= A(x) \sum_{i=0}^{m-1} b_i x^i = \sum_{i=0}^{m-1} b_i (x^i A(x)) \bmod P(x) \\ &= [b_0 A(x) + \dots + b_{m-1} x^{m-1} A(x)] \bmod P(x) \end{aligned} \quad (1)$$

II. t배속 유한체 곱셈기




그림 1. Mastrovito의 직렬 곱셈기

공통인수 후처리방식의 유한체 곱셈기의 핵심적인 부분은 기준이 되는 식을 분리하는 것이다. 식 (1)을 t 등분으로 분리하여 각각 하드웨어 자원을 할당함으로써 t 배의 성능 향상을 유도하는 것이다. t 배의 성능을 발휘하는 확장 구조식은 다음 식 (2)와 같이 정리된다.

$$\begin{aligned} Z_{tk}(x) &= [b_0A(x) + b_1x^tA(x) + \dots] \bmod P(x) \\ Z_{tk+1}(x) &= x[b_1A(x) + b_{t+1}x^tA(x) + \dots] \bmod P(x) \\ Z_{tk+2}(x) &= x^2[b_2A(x) + b_{t+2}x^tA(x) + \dots] \bmod P(x) \\ &\vdots \\ &\vdots \\ Z_{tk+(t-1)}(x) &= x^{t-1}[b_{t-1}A(x) + \dots] \bmod P(x) \end{aligned} \quad (2)$$

공통인수 후처리 방식의 곱셈기의 구현에는 연산 블록별로 해당되는 제어 mux와 x^t 제곱 연산기가 필요하다. 이 구조의 가장 큰 장점은, 기준의 직렬 곱셈기와 거의 비슷한 최대 임계 경로(critical path delay)를 가지므로 고속 연산에 적합하다.

III. 2배속 직렬 유한체 곱셈기

2배속 직렬 유한체 곱셈기를 구현하기 위해, 식 (2)를 변형하면 다음식 (3)과 같이 나타낼 수 있다.

$$\begin{aligned} Z_{2k}(x) &= [b_0A(x) + b_2x^2A(x) + \dots] \bmod P(x) \\ Z_{2k+1}(x) &= x[b_1A(x) + b_3x^2A(x) + \dots] \bmod P(x) \end{aligned} \quad (3)$$

식 (3)의 첫 번째 식을 분석해보면, Mastrovito의 직렬 곱셈방식의 기본적인 형태로 이루어져 있지만, 곱셈의 차수가 2씩 증가한다는 점을 알 수가 있고, 두 번째, 세 번째 식은 첫 번째 기본적인 수식에 b 의 차수만 다르고 같은 형태를 취하며, 각각 최종 합에 x 를 곱해서 처리해야 하는

구조로 이루어져 있다는 점을 알 수가 있다.

2배속 직렬 유한체 곱셈 구현의 핵심적인 부분이 되는 $x^2A(x)$ 회로의 구조를 얻기 위해서 다음 식 (4)와 같이 정리할 수 있다.

$$\begin{aligned} x^2A(x) &= a_0x^2 + a_1x^3 + \dots \\ &+ a_{m-4}x^{m-1} + a_{m-3}x^m + a_{m-2}x^{m+1} \end{aligned} \quad (4)$$

이 식에서 x^m, x^{m+1} 항을 변형하여 최고차 항이 x^{m-1} 이 되도록 만들기 위해, 오른쪽 끝에서 3 항을 다음 식 (5)와 같이 정리하였다.

$$\begin{aligned} x^m &= p_0 + p_1x + \dots + p_{m-2}x^{m-2} + p_{m-1}x^{m-1} \\ x^{m+1} &= p_0x + p_1x^2 + \dots + p_{m-2}x^{m-1} + p_{m-1}x^m \end{aligned} \quad (5)$$


여기서 계산을 간편하게 하기 위하여 소수 다항식(primitive polynomial)의 특성을 이용한다. 높은 암호학적인 복잡도의 특성을 나타내는 소수 다항식은 주로 3항 다항식(trinomial)이나 5항 다항식(pentanomial)이 사용된다 [5]. 이 3항 다항식이나 5항 다항식 공통으로 해당되는 특성은 계수 p^{m-1} 과 p^{m-2} 가 각각 0의 값을 가진다는 것이다. 따라서 이 성질을 이용하면 식 (5)는 다음과 같이 간이화되어 차수를 $m-1$ 차로 줄일 수 있다.

$$x^{m+1} = p_0x + p_1x^2 + \dots + p_{m-2}x^{m-1} \quad (6)$$

식 (5)와 식 (6)을 식 (4)에 대입하여 정리하면 다음과 같은 식 (7)을 얻는다.

$$\begin{aligned} x^3A(x) &= a_{m-3}p_0 \\ &+ (a_{m-3}p_1 + a_{m-2}p_0)x \\ &+ (a_{m-3}p_2 + a_{m-2}p_1 + a_{m-1}p_0)x^2 \\ &+ (a_0 + a_{m-3}p_3 + a_{m-2}p_2 + a_{m-1}p_1)x^3 \\ &+ (a_1 + a_{m-3}p_4 + a_{m-2}p_3 + a_{m-1}p_2)x^4 \\ &+ \dots \\ &+ (a_{m-4} + a_{m-3}p_{m-1} + a_{m-2}p_{m-2} + a_{m-1}p_{m-3})x^{m-1} \end{aligned} \quad (7)$$

식 (7)을 회로도로 표현하면 2배속 유한체 곱셈기의 핵심이 되는 x^2 곱셈 회로인 다음 그림 2로 나타낼 수 있다.

그림 2. x^2 곱셈 회로의 블록도

플리케이션에 사용되기에 충분한 결과를 보인다.

표 1. 193비트 3배속 유한체 곱셈기 합성결과

	3배속 유한체 곱셈기
임계경로 지연	0.7ns
동작 주파수	1.43 GHz
게이트 수	6,563

IV. 구현 및 성능 평가

그림 2에서 나타낸 x^2 곱셈 회로를 이용하여식 (3)에 적용시켜 그림 3과 같은 2배속 유한체곱셈기를 HDL로 구현하였다. 그림 3에서 각각의 Z 모듈 블록에는 그림 2에서 얻은 x^2 곱셈 회로를 사용하였다.

2배속 유한체 곱셈기를 검증하기 위해서, 동작이 검증된 Mastrovito의 직렬 곱셈기를 C 언어로 구현하고 테스트 벡터로서 193비트 임의의 난수를 발생시켜 입력하였다. C 언어로 기술된 직렬곱셈기는 알고리즘에 기초하여 기술되었기 때문에 오류를 발생시키지 않으며 결과는 알고리즘의 흐름에 따른 부분 결과를 살펴보며 확인되었다. 다음으로 본 논문의 III장에서 제시한 방법에 의해 유한체 곱셈기를 C 언어로 구현한 다음 결과가 확인된 C 프로그램의 결과와 비교하여 결과가 맞음을 확인하여 수식적으로 검증된 알고리즘을 실제 구현적으로 검증하는 것을 확인하였다.

V. 결 론

본 논문에서는 타원 곡선 암호 시스템에서 적은 면적을 소비하면서도 빠른 암호화, 복호화를 수행할 수 있는 polynomial 기저 직렬 2배속 유한체 곱셈기를 구현하여 HDL로 기술하여 그 성능을 검증하고 평가하였다. 구현의 의도는 허용하는 만큼의 자원을 투자하여 성능을 극대화하는데 초점을 맞추었다. 설계 및 합성 결과는 IC 카드와 같이 수행 연산 규모나 자원 규모가 제한되는 어플리케이션에 적합한 것으로 나타났다. 특히, 차세대 비밀 키 암호 알고리즘인 AES에 채택된 Rijndael에는 내부적으로 8비트 유한체 곱셈 방식을 사용하기 때문에 차후 이 8비트 유한체 곱셈이 큰 비트 수로 확장이 될 경우 본 논문에서 제시한 곱셈 방식이 적용될 수도 있어 많은 응용을 기대할 수 있다.

참고문헌

- [1] E. D. Mastrovito, "VLSI Architectures for Computations in Galois Fields", *Linkoping Studies in Science and Technology Dissertations*, No. 242, 1991.
- [2] C. Wang and J. Lin, "Systolic Array Implementation of Multipliers for Finite Fields GF(2^m)", *IEEE Transactions on Circuits and Systems*, vol. 38, no. 7, pp. 796-800, Jul. 1991.
- [3] C. Paar, "Efficient VLSI Architectures for Bit-Parallel Computation in Galois Fields", Ph.D. thesis, Institute for Experimental Mathematics, University of Essen, Essen, Germany, Jun. 1994.
- [4] 문상국, "타원곡선 암호용 프로세서를 위한 고속 VLSI 알고리즘의 연구와 구현", 연세대학교 대학원 박사학위 논문집, 2002.
- [5] L. Song, "Low-Power VLSI Architectures for Finite Field Applications", Ph.D. thesis, UMI Microform 9935004, 1999.




그림 3. 2배속 유한체 곱셈기

마지막으로 검증된 알고리즘을 HDL로 구현하여 그 결과를 C 프로그램을 통하여 얻은 결과와 비교하여 올바른 결과를 산출하는지 확인하였다. 합성 결과는 표 1과 같고 이 결과는 유한체 곱셈기가 적용될 수 있는 IC 카드에는 물론 고속 어