

매업식 방법을 이용한 웨이퍼 후면의 박막 식각

안영기*, 김현종*, 구교욱*, 조중근*

*SEMES 연구소 나노센터

초록

반도체를 만드는데 있어서 여러가지 박막을 형성하는 공정이 있다. 이때 가장 많이 쓰이는 방법이 CVD(Chemical Vapor Deposition)방법이나 PVD(Physical Vapor Deposition)방법이다. 이들 방법으로 막을 형성하게 되면, 웨이퍼 이면에도 막이 형성되게 된다. 웨이퍼 후면에 증착된 막은 공정 특성상 두께분포가 균일하지 못하고 다음 공정 중에 웨이퍼 전면을 오염시킬 수 있다. 후면의 박막이 있는 상태로 웨이퍼가 batch 방식의 습식공정이 진행되면, 후면의 박막이 떨어져 나와서 웨이퍼 전면을 오염시키게 된다. 또한 공정에 따라서 기판전면은 식각 시키지 않고 후면만 식각 시키는 경우가 발생하는데, 이때 웨이퍼 아래에 설치된 노즐을 사용하여 웨이퍼 후면의 박막을 식각할 수 있다. 본 연구는 노즐에서 약액이 분사되는 방향과 위치를 조절하여 매업식 장비에서 웨이퍼 후면의 막을 균일하게 식각 시킬 수 있는 노즐을 제작하고 웨이퍼 후면의 Si_3N_4 막을 분당 1000Å 이상 식각 하였으며 균일도를 5% 이하로 하였다.

1. 서론

반도체 기술이 발전함에 따라서 제한된 면적에 많은 소자를 형성하기 위하여 다층구조로 기술이 발전하고 있다. 다층구조로 만들려면 기존보다 더 많은 박막 층이 형성되게 되며, 이때 웨이퍼의 후면에도 막이 쌓이게 된다. 박막을 증착 시키는데 가장 많이 쓰이는 방법이 CVD (Chemical Vapor Deposition)와 PVD(Physical Vapor Deposition)이다. 이 방법들은 증기로 박막을 형성하는 방법이기 때문에 웨이퍼의 양면에 박막이 형성된다. 이렇게 웨이퍼 후면에 형성된 막은 소자를 만드는 공정 중에 여러가지 문제를 발생시킨다. 특히 후면에 막이 있는 상태에서 batch 방식의 습식공정이 진행되게 되면, 후면의 막이 떨어져 나와 웨이퍼 전면을 오염시킬 수 있다. 특히 Cu는 전면으로 오염되면 심각한 문제가 된다[1-7].

현재 매업식 장비에서 웨이퍼 후면의 막을 식각하기 위한 방법은 뒤집는 것이다. 웨이퍼를 뒤집어서 식각공정을 진행하게 되면 1% 이하로 식각균일도가 좋다. 그러나 한 면씩 공정을 진행하게 되면, 공정시간은 2배로 늘어나게 되는 단점이 있다. 공정시간을 줄이기 위하여 윗면의 공정을 진행하면서 동시에 후면의 공정을 진행할 수 있는 방법에 대한 평가를 하였다.

본 연구는 웨이퍼이면에 설치할 수 있는 식각노즐을 제작하고 노즐의 성능을 평가하면서 노즐에서 약액이 분사되는 방향과 위치를 조절하여 고온(60°C)의 약액을 사용하여 웨이퍼후면의 막을 식각하여 균일도를 5% 이하로 하는 것을 목표로 하였다.

2. 실험 방법

평가에 사용한 실험 장비는 웨이퍼의 윗면에서는 전면식각을 진행하고 밑면에서는 이면식각을 할 수 있는 구조로 되어있다. 그림 1.은 웨이퍼 후면을 식각할 수 있는 노즐을 포함한 300mm 매엽식장치 모식도이다. 웨이퍼 후면과 노즐과의 거리는 약 1.5cm이며 웨이퍼는 6 개의 척으로 고정되어 공정이 진행된다. 스팬헤드는 최대 2000RPM 까지 회전가능하며 사용한 웨이퍼는 300mm이다. 그림 2.는 웨이퍼 후면 식각을 위해 제작한 노즐이다. 노즐은 약액분사 부분과 DIW 분사부분이 각각 개별로 구성되어 있다. 약액분사 구멍의 직경이 0.7mm이고 구멍과 구멍 사이의 간격은 각각 다르게 설계되어 있다. 구멍의 간격은 300mm 웨이퍼의 면적을 고려하여 설계하였다. 실험에 사용된 웨이퍼는 실리콘 웨이퍼 위에 Si_3N_4 가 약 2000Å 층착된 것이다. 식각에 사용된 약액은 HF 49%를 사용하였고, 식각효과를 높이기 위하여 약액의 온도는 60°C로 승온하였다. 약액의 유량은 1L/min 으로 식각평가를 하였으며, 린스 공정에서는 DIW 를 1L/min 으로 하였다. 식각 공정에서는 균일도를 높이기 위해서 웨이퍼 중앙부분에서 질소가스를 분사하였다. 질소가스는 3~30LPM 를 분사하였고, 마지막 단계의 건조 공정에서도 질소가스를 분사하여 건조공정 시간을 단축하고자 하였다.




그림1. 300mm 매엽식장치 모식도.

그림2. 웨이퍼 이면식각노즐 모식도.

식각공정 시간은 30 초와 60 초 공정으로 하였다. 30 초 공정으로 식각하여 양상을 관찰하면서 노즐의 모양을 수정하였고, 최종평가에서는 60 초 공정으로 식각하여 식각량과 균일도를 알아보았다. Si_3N_4 막의 식각은 분당 약 1000Å 이상 되도록 하였다. 실험 전과 후의 결과측정은 K-MAC 사의 ST-6000 으로 측정하였으며, 측정방법은 Si_3N_4 막의 두께를 웨이퍼의 직경방향으로 3mm 안쪽부터 5mm 간격으로 60 point 를 측정하여 두께의 분포를 알아보았다.

3. 실험결과 및 고찰

실험은 먼저 이면식각용 노즐을 제작하고 약액분사 노즐의 간격과 질소가스 분사량을 조절하면서 진행하였다. 그림3.은 노즐 가운데에서 분사하는 질소가스 분사량에 따른 Si_3N_4 막의 식각량과 막두께 분포이다. 그림3.(a)는 약액분사 구멍이 11개 있는 노즐로 30초간 식각한 결과이다. 식각 결과 약액분사 구멍이 없는 위치에서 식각이 잘 안되었으며 질소가스 양에 따라서 가운데 부분의 식각량이 차이가 있는 것을 알 수 있었다. 질소가스 분사량이 20LPM 일 때 식각량의 편차는 85 Å이고 평균 식각량은 443Å, 균일도는 9.6%이었다. 그림3.(b)는 약액분사 구멍이 13개 있는 노즐로 30초간 식각한 결과이다. 질소가스 분사량에 따라서 가운데 부분의 식각량이 변하였으며 식각량이 적은 부분에 약액분사 구멍을 추가하여 가운데 부분의 식각량을 증가시켰다. 질소가스 분사량이 15LPM일 때 식각량 편차는 42Å이고 평균 식각량은 436Å, 균일도는 4.8%이었다. 그림4.는 노즐에서 약액을 분사하는 구멍의 위치를 변경하여 평가한 결과이다. 그림4.(a)의 결과는 60초간 식각 하였을 때의 결과이다. 식각량의 편차는 약199Å 이었고 평균 식각량은 약 1052Å, 균일도는 약 9.5% 이었다. 노즐중앙에서 질소가스를 30LPM 분사하였으나 식각이 균일하지 못하였다.




그림3. 질소가스 분사량에 따른 Si_3N_4 막의 식각량과 막두께 분포.

그림4.(b)의 결과는 (a)의 결과에서 식각량이 적은 위치에 약액분사 구멍을 하나 추가하고 노즐 중앙에서 질소가스를 33LPM 분사하여 식각량을 높인 결과이다. 평균 식각량은 1023Å 이었고 전체 식각편자는 86Å 이었으며 균일도는 4.21% 이었다. 노즐에서 약액분사 구멍의 위치는 식각균일도와 밀접한 관계가 있었으며, 위치조절로 균일도를 향상시킬 수 있었다.




그림4. 웨이퍼 반경에 따른 Si_3N_4 막의 식각량 분포.

4. 결론

본 연구에서는 약액의 유량과 유속이 웨이퍼 후면의 Si_3N_4 막을 식각하는데 중요한 변수임을 확인하였다. 또한 이들의 상관관계를 분석하여 목표한 식각량 1000Å과 균일도 5%를 달성하였다. 매엽식 시스템에서 웨이퍼후면 식각결과 노즐의 설계시 고려되어야 할 사항에 대해서 알 수 있었다. 첫째로 웨이퍼의 위치에 따라서 원심력의 크기가 다르기 때문에 약액의 분사량을 다르게 하여야 한다. 특히 300mm 웨이퍼는 면적이 넓기 때문에 원심력의 구배가 심하다. 이러한 이유로 위치마다 웨이퍼와 접하는 약액의 양과 시간이 다르게 된다. 습식방법은 약액과 접하는 시간에 따라서 식각량이 달라지기 때문에 기판의 면적과 회전속도에 따라서 노즐에서 분사되는 약액의 양을 제어하여야 한다. 둘째로 고온의 약액은 상온의 약액보다 반응성이 높기 때문에 미세한 차이에도 식각량이 두드러지게 차이가 났다. 웨이퍼 중앙에서 질소가스를 분사한 것은 약액의 온도를 낮추어 식각량을 줄이는 것과 약액을 테두리로 보내는 두 가지 효과를 가져온 것으로 생각된다. 앞에서 언급한 여러가지 변수를 제어하여 웨이퍼 후면을 식각시킬 수 있는 노즐을 제작하였고 Si_3N_4 의 막을 60초에 1000Å 이상 식각하였으며, 균일도는 4.21%인 결과를 얻었다.

한국반도체및디스플레이장비학회 2006년도 춘계학술대회용 논문집

참고문헌

- [1] 반도체 공정기술, 황호정, 1999.
- [2] Electronic Journal 19th Technical Symposium, May 1999, "Copper Cleaning"
- [3] M. West and P. S. Lysaght, "Spin-Process Contamination Elimination for Advanced Copper Device Applications" Solid State Technology, November 1999.
- [4] P. Singer, The Future of Interconnects, Semiconductor International, June 1998.
- [5] T. Ohmi, T. Imaoka, I. Sugiyama, T. Kezuka, J. Electrochem. Soc., 139, 3317, 1992.
- [6] R. Chang, Chemistry, 2nd Edition, Random House, New York, 1984.
- [7] P. Singer, Dual-Damascene Challenges Dielectric Etch, Semiconductor International, August. 1999