

LPCVD 공정시간에 따른 silicon 의 결정화 특성 연구

최광남^{1*}, 김성기¹, 박성관¹, 정관수^{1,2}, 김동식³

¹경희대학교 전자공학과, ²경희대학교 영상소재디스플레이센터, ³인하대학교 컴퓨터시스템공학부

* E-mail : flash@khu.ac.kr

최근 DRAM 소자와 같은 반도체 기억소자의 집적도가 증가함에 따라 실리콘 표면과 접촉하는 다결정 실리콘 막에 대한 자연 산화막 관리가 필수적으로 요구되어 지고 있다. 이러한 문제를 해결하기 위해 장치에는 O₂, O₃를 제어하기 위해서 예비실 기능이 필수적으로 장착되어지고 있으며, 또한 캐미컬 필터를 장착하여 사용한다. 또한 소자 제조에서는 SAC(Self Align Contac) 이라는 방법을 이용하여 집적도를 향상시키고 있다.¹⁾ 다결정 실리콘박막은 증착하기 위해서는 세정공정의 변화를 가져와 습식세정 방식에서 건식세정 방식으로 전환이 되어가고 있다. 본 연구에서는 기존의 방식으로 좀 더 안정적으로 저항 값을 제어 할 수 있는 방법으로 LPCVD 공정시간을 변수로 두어 실험을 하였고, 증착 전 가스안정화 시간이 줄어들수록 우수한 계면특성을 얻게 되었고 이는 향후 양산에 사용될 경우 반복되는 세정작업을 줄일 수 있는 효과와 생산성에도 큰 도움이 될 것이다.




그림. 접촉계면에서 poly Si 의 형성된 모습 (TEM 사진)

참고문헌

1. Ik-Tae Im, Nag Jung Choi, Masakazu Sugiyama, Yoshiyaki Nakano, Yukihiko Shimogaki, Byoung Ho Kim, Kwang-Sun Kim, "Effect of Thermal Contact Resistance of Film Growth Rate in Horizontal MOCVD Reactor", Journal of Mechanical Science and Technology, Vol . 19, No 6, 1338 (2005).