

발표주제5

차세대 반도체 세정장비 기술동향

조중근 연구소장
(주)세메스






<h2>목 차</h2>
<ul style="list-style-type: none">■ 반도체 세정 장비 시장■ 세정 기술의 이슈■ 요약 및 논의
<p>차세대 세정시스템, 20070919 2/24 SEMES 세메스주식회사</p>

반도체 세정 공정


- 반도체 제조공정상의 오염 물질 제거 : 전 제조공정의 30% 정도



반도체 소자의 성능 향상 및 수율 향상에 절대적

반도체 세정 장비

- 배치식(Wet Bench)과 매엽식(SWP : Single Wafer Processor)





매엽식 SWP : 1매/회

- 한장씩 회전 약액 처리
- 역오염 방지, 짧은 TAT
- 장치의 소형화
- 낮은 생산성


배치식 Wet Bench : 50매/회

- Bath에 Wafer를 담가 처리
- 높은 생산성, 우수한 건조능력
- 장치의 대형화, 역오염




반도체 세정 장비 시장

2006년 기준 1조5천억원, 시장 규모는 점진적 증가세



출처 : 반도체 제조장비 데이터북(2004, 2005)




차세대 세정시스템, 20070919

5/24

SEMES 세메스주식회사

세정 방식의 변화

매엽식 처리방식의 증가, FEOL 적용 확대



출처 : Dataquest/Gartner Group, 2005

차세대 세정시스템, 20070919


6/24

SEMES 세메스주식회사


매엽식 세정 방식의 장점

■ 매엽식은 역오염을 피할 수 있어 수율 증대


a) Wet bench (FRD type) b) Wet bench (DIP type) c) Single-water process



Metal Contact 세정 후 유의차 없음



배치식과 매엽식의 세정 효과 비교



Solid State Technology, May, 2007


반도체 세정 장비 주요 업체

■ 일본 업체 주도, 국내업체 취약, 'S'사 약진

업체	국가	매출 (백만불)	점유율 (%)
DNS	일본	520	35
SEZ	오스트리아	255	17
TEL	일본	210	14
SCP	미국	120	8
SES	일본	120	8
...			
SEMES	한국	60	4

'S'사 매출액 추이


- 매엽식 세정장비 전문 업체 -



출처 : 'S' Annual Report (2005)

세정 기술의 변화

■ 배치식 건조기술의 완성, 매엽식 세정기술의 양산도입, 신재료 대응



초기단계 (1950 ~ 1960)

- Detergent 용액에서 Ultra Sonic & Brush Scrubbing 적용
- Chemical : Aqua regia, 고농도 HF, Boiling HNO₃ ...
- 설비의 불안정성, 세정액의 온도, 폐수 발생이 문제가 되는 시기였음.

발전단계 (1960 ~ 1970)

- 세정공정에 대한 체계적 연구 시작 시기 (금속오염관련 방사성 동위원소 연구도 진행)
- Chemical : RCA 세정 (SC1, SC2) 개발됨

성숙단계 (1970 ~ 1990)

- 계속 및 분석장비의 발달 (PC 측정장치...)
- 금속오염 제거 분석 및 막질 식각량을 정밀하게 측정하게됨
- Mechanism에 대한 연구 활성화 시기

도약준비단계 (1990 ~ 현재)

- 설비의 발달
 - New Type Dyer (IPA Vapor & Marangoni Dryer 개발)
 - Single Wafer Cleaning Tool 개발시작
- Dry Cleaning Technology 개발
- 다양한 Chemical의 개발 및 도입 (초회식 chemical, O₃, 부기 stripper ...)

도약단계 (현재 ~)

- 다양한 Material 대비 Solution 개발
- Recess Control, Metal 오염 control cleaning 개발
- Wet & Dry cleaning hybridization
- Single wafer cleaning tool의 실증화

출처 : 한양대 박진구교수, 2005

기존 세정 기술의 한계

■ 미세화와 재료 변화에 따른 기존 RCA 세정 기술 문제점 발생

디자인물 미세화


- High A/R
- 세정효율, 물반점

게이트 전극

- Poly → Metal
- 부식 방지

게이트 절연막

- SiO₂ → High-k
- 에칭 억제
- 패턴 손상 방지



중간절연막

- FSG → Low-k
- 유전율 변화 제어
- 다공질 세정

배선

- Al alloy → Cu
- Cu 표면 제어
- Cu 부식 방지

Key Issues on ITRS Roadmap

Particle size/count, Low Oxide/Silicon loss, Backside/Bevel

Year of Production	2005	2006	2007	2008	2009	2010	2011
DRAM ½ Pitch (nm) (contacted)	80	70	65	57	50	45	40
MPU/ASIC Metal 1 (M1) ½ Pitch (nm)(contacted)	90	78	68	59	52	45	40
Wafer diameter (mm)	300	300	300	300	300	300	300
Wafer edge exclusion (mm)	2	2	1.5	1.5	1.5	1.5	1.5
Critical particle diameter, d _c (nm) [B]	40.1	35.7	31.8	28.4	25.3	22.5	20.1
Critical particle count, D _{pw} (#/wafer) [C]	94.2	59.3	75.2	94.8	59.7	75.2	94.8
Back surface particle diameter: all other tools (µm) [D][E]	0.2	0.16	0.16	0.16	0.14	0.14	0.14
Back surface particles: all other tools (#/wafer) [D][E]	400	400	200	200	200	200	200
Critical other surface metals (10 ¹⁰ atoms/cm ²) [F]	1	1	1	1	1	1	1
Surface carbon (10 ¹³ atoms/cm ²) [H]	1.4	1.3	1.2	1	0.9	0.9	0.9
Surface roughness LVGX, RMS (Å) [J]	4	4	4	4	4	2	2
Silicon loss (Å) per cleaning step [K]	0.8	0.7	0.5	0.4	0.4	0.3	0.3
Oxide loss (Å) per cleaning step [L]	0.8	0.7	0.5	0.4	0.4	0.3	0.3
Allowable watermarks # [M]	0	0	0	0	0	0	0


차세대 세정시스템, 20070919

11/24

SEMES 세메스주식회사

미세입자 제어

22.5nm 미세입자 제거 세정기술 부재



차세대 세정시스템, 20070919

12/24

SEMES 세메스주식회사



재료변화 예측 사례

■ Metal/High-k, Nano particle, Cu/Low-k

	90nm	65nm	45nm	32nm
Substrate	Strained Si, SiGe			
Gate Dielectric	SiON Chemical oxide & interface control		High-k (HfSiON) Selective etch, backside rem.	
Gate Electrode	Poly Pattern loss, Si/SiO2 loss, HDI PR strip		Metal Compatible cleans & wet etch	
Salicide	Selectivity, watermarks			
DRAM capacitor	Al2O3, Ta2O5		ALOTLO → Other	
Metal	Cu compatibility, oxide removal, corrosion, back side & bevel			
Barrier			TaN → CoWP	
IMD	SiCOH		Hybrid CD loss, k control (recovery), watermarks	


세정기술 관련 지적 재산권

■ 세정공정기술을 중심으로 매엽식 세정장비 일본 특허의 급속한 증가



미세입자 세정 사례


Megasonic & Pattern Damage





Mechanism of Damage

Megasonic Waveguide

단면형상 ?




Pattern Damage



물반점 방지 건조


밀폐형 건조에 의한 HF-last Cleaning

Watermark



Key factors : oxygen density, and gas exhaust balance

Density of Oxygen inside Process Chamber




Particle after HF-last clean




Added Particle = 21 for particle size > 65nm

PR Strip – Ashless Approach

Ash에 의한 표면 손상 방지



BEOL Plasma-modification or damage to low-k material





출처 : Webcast: Key Challenges in Surface Preparation at 45 nm, Semiconductor International, 4/30/2007

High-k 세정 (FEOL)

케미컬에 민감한 유전재와 부식 문제

"some of the dielectric materials are very easily attacked by wet chemicals (e.g., hafnium silicates, lanthanum-based dielectrics, etc.), and there's also the possibility of galvanic corrosion of the gate electrode if different materials are in contact, such as polysilicon on top of metal."

0.5 wt.% HF during 10 min on a single wafer tool



출처 : Webcast: Key Challenges in Surface Preparation at 45 nm, Semiconductor International, 4/30/2007

Porous Low-k 절연막 세정 (BEOL)


다공성 절연막과 초임계 유체 세정

Low-k 관련 특성

- Narrower lines
- Thinner barriers
- More porous insulators

세정시 고려 사항


- Plasma ash에 의한 k 변화
- Chemical 잔존에 의한 k 변화
- Selectivity 문제




→ 초임계유체 세정

초임계 유체 세정


초임계 유체 : 침투성




미세구조 세정



Porous Low-k



PR Strip




Conventional



Emerging Alternative

초임계 유체 세정 사례

유기잔사 제거 - 사례



40~70°C
130~200bar
5min


Rabbit ear was removed within 5 min with devised recipe

Additive (~20vol%)
Co-solvents ~15wt%
Surfactant ~85wt%
etc. ~15wt%

Bevel & Backside 세정

매엽식에서 기판 이면/베벨 세정 용이



기판 이면 오염





가장자리 오염



枚葉式ベベル洗浄装置



Cu表面 純水 保護



Electronic Journal 第160回 Technical Symposium
ULSI洗浄・乾燥技術徹底検証

요약

- **매업식 세정장비의 양산적용 확대**
 - 역오염 감소로 수율 개선, 짧은 TAT
 - Throughput 개선 필요 : Process Module + Wafer Transfer
- **향후 2~3년 동안 세정기술의 패러다임 변화 예상**
 - 초미세 패턴에서의 입자 제거 대책 (~22.5nm)
 - 신재료에 따른 케미컬 대응 (에칭, 부식, 물성 변화)
- **세정기술의 통합 솔루션 필요**
 - 초임계 유체 세정 : 극미세 패턴까지도 대응 가능
 - 장비와 공정 측면에서 많은 연구 필요



감사합니다

Moving forward
with challenges

Enable process application for 40nm and below
- Two chemical zones for optimization
- High throughput (1000 wafers per hour)
- High throughput and low temperature
- Enhanced mechanical system

SEMES