An efficient VLSI Architecture of 9/7 DWT filter using shift-adder for JPEG2000

Shift-adder 를 이용한 JPEG2000 용 9/7 DWT 필터의 효율적인 VLSI 구조

본 논문은 저전력이고 속도가 빠르면서도 작은 gate 면적만으로 JPEG2000 표준의 이산 웨이블릿 변환 (DWT)을 수행하는 VLSI 구조를 제안하였다. 제안한 구조는 line-based 와 convolution 방식을 사용하여 설계하였다. DWT 필터는 1 차원 구조로서 영상의 수평방향이나 수직방향을 차례대로 처리하였고, 16-비트 고정 소수점 형식의 Daubechies 9/7 필터 계수를 사용하였다. 기존의 DWT VLSI 설계에서 매우 큰 영역을 차지하는 multiplier 들을 shift-adder 들로 대체하여 기존 방식의 gate 사용 면적을 38.5% 로 크게 줄일 수 있었다. 또한 최대 지연시간과 총 소비전력은 각각 기존에 비해 78% 와 29.6% 로 개선되었다.