The study on the Transistor Performance with SEG Process

SEG 공정 적용에 따른 Tr 특성 연구

  • Lee, Sung-Ho (Samsung Electronics Co., Ltd Memory Business Process Management Center) ;
  • Kang, Sung-Kwan (Samsung Electronics Co., Ltd Memory Business Process Management Center) ;
  • Choi, Jay-Bok (Samsung Electronics Co., Ltd Memory Business Process Management Center) ;
  • Yoo, Yong-Ho (Samsung Electronics Co., Ltd Memory Business Process Analysis & Control Group) ;
  • Song, Bo-Young (Samsung Electronics Co., Ltd Memory Business Process Management Center) ;
  • Ahn, Ju-Hyeon (Samsung Electronics Co., Ltd Memory Business Process Analysis & Control Group) ;
  • Roh, Yong-Han (School of Information and Communication Engineering, SungKyunKwan University)
  • 이성호 (삼성전자 메모리사업부 PM센터) ;
  • 강성관 (삼성전자 메모리사업부 공정개발팀) ;
  • 최재복 (삼성전자 메모리사업부 PM센터) ;
  • 유용호 (삼성전자 메모리사업부 공정관리2그룹) ;
  • 송보영 (삼성전자 메모리사업부 PM센터) ;
  • 안주현 (삼성전자 메모리사업부 공정관리2그룹) ;
  • 노용한 (성균관대학교 정보통신공학부 마이크로소자 Lab)
  • Published : 2007.06.21

Abstract

Design Rule이 작아짐에 따라 Transistor performance 향상을 위한 여러 방안중 SEG 공정이 적용되고 있으며 이에 따른 Transistor 특성 연구 결과이다. SEG공정 적용시 SEG Profile에 따라 Transistor의 Short Channel Effect 열화가 발생하였고 그 원인은 Sidewall Facet발생으로 추정되며 이를 개선시 Tr 특성이 개선됨을 확인하였다.

Keywords