Proceedings of the Korean Institute of Surface Engineering Conference (한국표면공학회:학술대회논문집)

The Korean Institute of Surface Engineering (한국표면공학회)
권호 표지

Sidewall Property of Deep Si Vias Etched for 3 Dimensional Interconnection

  • 임영대 (성균관대학교, 나노과학기술협동학부) ;
  • 이승환 (성균관대학교, 나노과학기술협동학부) ;
  • 유원종 (성균관대학교, 나노과학기술협동학부) ;
  • 정오진 (동부하이텍, 공정개발팀) ;
  • 한재원 (동부하이텍, 공정개발팀)
  • Published : 2007.11.12
Download PDF
⟨ Previous Next ⟩

Abstract

본 연구에서는 실리콘 식각 공정 중 하나인 BOSCH 공정 이후 문제가 되는 scallops를 후처리 공정인 RCA 클리닝 공정, KOH와 IPA를 이용한 습식식각 공정을 이용하여 제거하는 방법을 개발하였다. 또한 Via-Hole 에칭 공정이후 전기적 절연을 위해 측벽에 증착된 TEOS 표면에 대하여 분석하였다.

Keywords