Proceedings of the KIEE Conference (대한전기학회:학술대회논문집)

The Korean Institute of Electrical Engineers (대한전기학회)
권호 표지

An Efficient Architecture of an Improved Max-Log-MAP Algorithm for Double Binary Turbo Decoding

Double Binary 터보 디코딩을 위한 Improved Max-Log-MAP 알고리즘의 효율적인 설계

  • Kwon, Kon-Woo (Department of Electrical Engineering, Korea University) ;
  • Kim, Yong-Tae (Department of Electrical Engineering, Korea University) ;
  • Park, Jeong-Woo (Department of Electrical Engineering, Korea University) ;
  • Baek, Kwang-Hyun (School of Electrical and Electronics Engineering, Chung-Ang University) ;
  • Kim, Su-Ki (Department of Electrical Engineering, Korea University)
  • 권건우 (고려대학교 전자전기공학과) ;
  • 김용태 (고려대학교 전자전기공학과) ;
  • 박정우 (고려대학교 전자전기공학과) ;
  • 백광현 (중앙대학교 전자전기공학부) ;
  • 김석기 (고려대학교 전자전기공학과)
  • Published : 2008.10.31
Download PDF
⟨ Previous Next ⟩

Abstract

이중 이진 (double binary) 터보 디코더는 오류 정정 코드 중 하나로써, 높은 오류 정정 성능으로 인해 IEEE 802.16 표준 (WiMAX)에서 사용되고 있다. Maximum ${\alpha}$ posteriori probability (MAP) 디코딩 블록은 이중 이진 터보 디코더의 가장 핵심적인 블록으로, 본 논문은 이를 구현하기 위한 알고리즘 중 하나인 improved Max-Log-MAP 알고리즘에 대한 효율적인 하드웨어 구조를 제안한다. 제안하는 하드웨어 구조는 기존의 하드웨어 구조와 비교하였을 때, 오류 정정 성능은 동일만 반면, 구떤 복잡도는 감소한다. 0.13um 공정에서 입력 비트폭을 8비트로 가정하고 시뮬레이션 한 결과, 속도와 칩 면적, 그리고 소비전력 측면에서 각각 8.92%, 1845%, 그리고 29.93%의 향상을 보인다. 제안하는 구조를 WIMAX 설계에 적용하여 성능 개선을 이끌어낼 수 있다.

Keywords