

1.2kW 14V 저전압 고효율 풀-브릿지 DC-DC 컨버터 설계

*장동욱, *김훈, **김희준
*한양대학교 전자전기제어계측공학과, **한양대학교 전자컴퓨터공학부

Design of a 1.2kW 14V Low Voltage Output High Efficiency Full-Bridge DC-DC Converter

*Dong-Wook Jang, *Hoon Kim, **Hee-Jun Kim

*Department of Electronics, Electrical, Control and Instrumentation Engineering, Hanyang University, **School of Electrical Engineering and Computer Science, Hanyang University

Abstract - 본 논문에서는 각각의 스위치 시비율(Duty ratio)의 변화를 이용한 기존의 풀-브릿지 방식과 두 쌍의 스위치 신호 위상 변화를 이용한 위상천이 풀-브릿지(Phase-shift Full-bridge) 방식의 차이점을 서술하였다. 위상천이 컨버터의 안정성을 연구하기 위하여, 출력 전류의 맥동(ripple)을 작게 하는 배전류(Current Doubler) 정류회로와 효율을 높이기 위한 동기 정류기(Synchronous Rectifier)를 포함한 평균화 된 스위치 모델을 제안한다. 이 모델을 이용하여 PSPICE 시뮬레이션을 통해 안정성을 고찰하였으며 1.2kW급 170-14V DC-DC 컨버터의 시작품을 제작 후 시뮬레이션 결과와 시작품 결과를 비교하였다. 시뮬레이션의 경우 위상여유는 58°, 시작품의 위상여유는 68°로 나타났으며 교차주파수는 12kHz로 동일하게 나오는 것을 확인하였다. 따라서 제안한 시뮬레이션 모델을 이용하여 실제 회로의 안정성을 예측할 수 있으며 이를 실제 회로 제작에 활용 할 수 있다.


1. 서 론

최근 지구온난화 현상, 이상기후 현상 등 환경파괴로 인한 문제로 사회적 인 관심이 늘어났으며, 이런 환경 파괴의 주 원인인 이산화탄소의 배출량 감소를 위해 많은 연구를 하고 있다. 우리나라도 세계 9위의 이산화탄소 배출국으로 이산화탄소 배출량 감소를 위해 많은 노력을 하고 있다. 전체 이산화탄소 배출량 중에 자동차 배출량이 20%를 차지하고 있는 만큼 환경친화형 자동차 개발이 시급하다. 기술적으로 상용화가 용이한 하이브리드 자동차와 하이브리드용 부품의 개발이 활발히 진행되고 있으며 이를 위한 핵심기술 연구도 활발히 이루어지고 있다. 현재 자동차는 차량 정보화와 지능형 자동차의 등장으로 자동차 전장 전인 수요가 지속적으로 늘어나는 추세이므로 이를 만족시킬 수 있는 대용량 전원변환장치가 필수적이다. 그리고 배터리의 전원을 동력으로 사용하는 하이브리드 자동차의 특징으로 인하여 전력변환장치의 효율이 곧 하이브리드 자동차의 연비에 직접적인 영향을 줌으로써 고효율이 중요한 요소이다. 이러한 하이브리드 자동차에 필요한 1.2kW 14V 저전압 고효율 풀-브릿지 DC-DC 컨버터에 대한 시뮬레이션 모델 설계와 시작품 회로 제작을 통해 서로 비교함으로써 회로 안정성 향상에 활용 할 수 있도록 하였다.

2. 본 론

2.1 위상천이 풀-브릿지 DC-DC 컨버터

<그림 1>은 풀-브릿지 DC-DC 컨버터와 위상천이 풀-브릿지 DC-DC 컨버터의 동작 파형이다. 왼쪽의 파형은 기존의 풀-브릿지 DC-DC 컨버터 파형이며 오른쪽 파형은 위상천이 풀-브릿지 DC-DC 컨버터 파형이다. 기존의 풀-브릿지 DC-DC 컨버터 방식은 스위치 A, B 그리고 스위치 C와 D의 중첩 구간에서 트랜스포머에 전압이 걸리는 반면 위상천이 풀-브릿지 DC-DC 컨버터 방식은 스위치 A, D 그리고 스위치 B, C의 중첩 구간에서 트랜스포머에 전압이 걸리는 차이점이 있다. 그리고 기존의 풀-브릿지 DC-DC 컨버터 방식은 네 개의 스위치 시비율을 변화시키면서 출력 전압을 조절하는 반면 위상천이 풀-브릿지 DC-DC 컨버터 방식은 네 개의 스위치 시비율은 0.5로 고정되며 위상을 변화시키면서 중첩 구간을 변화시키면서 출력 전압을 변화시킨다. 기존의 방식에 비해 위상천이 풀-브릿지 DC-DC 컨버터 방식은 스위치들의 게이트신호에 지연시간을 두는 것만으로도 별도의 추가 회로 없이 소프트 스위칭을 할 수 있다는 장점을 가지고 있어 효율을 쉽게 높일 수 있다.




<그림 1> 풀 브릿지 DC-DC 컨버터와 위상천이 풀 브릿지 DC-DC 컨버터의 동작 파형

2.2 동기 정류를 적용한 위상천이 풀-브릿지 배전류 정류 DC-DC


<그림 2>는 동기 정류를 적용한 위상천이 풀-브릿지 배전류 정류 DC-DC 컨버터의 회로이다. 효율 향상을 위하여 기존의 쇼트키 다이오드를 사용한 정류 방식이 아닌 도통 저항이 작은 MOSFET을 사용하는 동기 정류 방식을 사용하였다. 그리고 2차측 트랜스포머의 센터탭이 필요 없이 두 개의 인덕터를 사용하는 대전류 출력에 적합한 배전류 정류 방식을 적용하였다. 배전류 정류방식을 사용함으로써 출력 리플이 상쇄되어 품질이 좋은 출력을 만들 수 있다는 장점이 있다.

<그림 3>은 동기 정류를 적용한 위상천이 풀-브릿지 배전류 정류 DC-DC 컨버터의 동작 파형을 나타낸다. GATE A, GATE B, GATE C, GATE D는 그림 1의 1차측 MOSFET 스위치 QA, QB, QC, QD의 게이트 신호를 나타내며 Vr는 트랜스포머의 1차측 전압, Ir는 트랜스포머 1차측 전류 파형이다. 그리고 GATE 1과 GATE 2는 2차측 동기 정류 MOSFET 스위치 Q1, Q2의 게이트 신호이며 VL1, IL1, VL2, IL2는 2차측 두 개의 인덕터 L1과 L2의 전압, 전류 파형이다.

마지막으로 Io는 출력 전류이며 배전류 정류 방식을 적용함으로써 IL1과 IL2의 리플이 서로 상쇄되어 크기가 줄어드는 것을 확인할 수 있다.



<그림 2> 동기 정류를 적용한 위상천이 풀-브릿지 배전류 정류 DC-DC 컨버터




<그림 3> 동기 정류를 적용한 위상천이 풀-브릿지 배전류 정류 DC-DC 컨버터 동작 파형


2.3 회로 안정도를 예측을 위한 소신호 모델링

회로의 안정도를 시뮬레이션을 통해 미리 예측할 수 있도록 <그림 4>와 같이 평균화된 스위치 등가모델을 설계하여 <그림 5>와 같이 평균화된 스위치 등가모델을 적용한 위상천이 풀-브릿지 배전류 정류 DC-DC 컨버터

등가모형을 설계하였으며 이를 PSPICE를 사용하여 회로의 전압 이득과 위상 여유를 시뮬레이션을 하였다.



<그림 4> 평균화된 스위치 등가모형



<그림 5> 평균화된 스위치 등가모형을 적용한 풀-브릿지 DC-DC 컨버터 등가모형


2.4 실험 결과

평균화된 스위치 등가모형을 적용한 풀-브릿지 DC-DC 컨버터 등가모형의 적합성을 확인하기 위해 <표 1>과 같은 사양의 시작품을 제작하여 검증하였다.


<표 1> 시작품 회로 설계 사양

항목	단위	시작품 회로	비고
입력전압	V	140~200	Nominal:170V
출력전압	V	13.8~14.7	$\pm 0.2V$
최대 출력 전류	A	90	
정격 출력	kW	1.2	
효율	%	86	

<그림 6>은 PSPICE를 이용하여 주파수 특성을 시뮬레이션 한 결과이다. DC 이득은 50dB, 교차 주파수 12kHz, 위상 여유는 58°의 결과를 얻었다. 그리고 <그림 7>은 시작품 회로의 주파수 특성 결과이며 DC 이득은 42dB, 교차 주파수 12kHz, 위상 여유는 68°로 시뮬레이션 결과에 근접한 결과를 얻었다. 출력 전압의 변동률을 줄이기 위해선 DC 이득은 커야하며 이득이 0dB를 통과하는 교차주파수는 스위칭 주파수의 1/4~1/5, 위상 여유는 45°~60° 정도가 바람직하다. 위 두 결과에서 보듯이 이상적인 조건에 근접한 것을 확인할 수 있으며 회로 안정성을 확인 할 수 있다.




<그림 6> PSPICE 주파수 특성 시뮬레이션 결과



<그림 7> 시작품 회로 주파수 특성 결과


<그림 8>은 공급선 변동률과 부하 변동률을 측정된 결과이다. 공급선 변

동률과 부하 변동률 모두 $\pm 0.5\%$ 이내의 변동률을 가지는 것을 확인하였고 주파수 특성 결과로 예상한 우수한 결과를 얻어내었다.



<그림 8> 변동률 결과

<그림 9>는 시작품 회로의 효율을 측정된 결과이다. 다이오드 정류 방식과 동기 정류 방식을 각각 측정하였다. 출력 전류 40A일 때 최대 효율 86%를 보였으며 동기 정류 방식의 효율이 다이오드 정류 방식에 비해 높은 것을 알 수 있다.



<그림 9> 효율 결과

3. 결 론

본 논문은 1.2kW 14V 저전압 고효율 풀-브릿지 DC-DC 컨버터 설계, 시뮬레이션 및 시작품을 제작하고 시뮬레이션 결과와 실험 결과를 비교해 시뮬레이션의 타당성을 입증하였다. 그리고 효율 향상을 위한 동기 정류 방식의 장점을 확인하였다. 주파수 특성 시뮬레이션을 위해 설계한 등가모형을 이용하여 다양한 풀-브릿지 DC-DC 컨버터의 회로 안정성을 미리 시뮬레이션을 통해 예측 할 수 있을 것으로 판단되며, 실제 회로 제작을 할 때 큰 도움이 될 것이다.

[참 고 문 헌]

- [1] Dong-Ryul Shin, Yong-Kil Cho, Dong-Wan Kim, and Jung-In Woo, "The Constant Output Power Control of SSRT FB DC-DC Converter by an Improved", Journal of KIIEE, Vol. 14, No. 5, pp. 27~35, Sep. 2000.
- [2] Sang-Hwa Jung, Hyun-Woo Lee, Soon-Kurl Kwon and Ki-Young Suh, "DC Power Supply Driving Discharge Lamp Using PWM DC-DC Converter of Single-Phase Shift Soft Switching", Journal of KIIEE, Vol. 19, No. 7, pp. 100~106, Nov. 2005.
- [3] Gwan-Bon Koo, Gun-Woo Moon and Myung-Joong Youn, "New Zero-Voltage-Switching Phase-Shift Full-Bridge Converter With Low conduction Losses", IEEE Trans. Power Elec., Vol. 52, No. 1, pp. 228~235, Feb. 2005.
- [4] Liyu Cao, "Small Signal Modeling for Phase-shifted PWM Converters with A Current Doubler Rectifier", PESC, pp. 423~429, IEEE, Jun. 2007.
- [5] Xinbo Ruan and Jiangang Wang, "Calculation of the Resonant Capacitor of the Improve Current-Doubler-Rectifier ZVS PWM Full-Bridge Converter", IEEE Trans. Ind. Electron, Vol. 51, No. 2, pp. 518~520, Apr. 2004.