

---

# 재구성 가능한 암호화 프로세서에 적합한 32비트 곱셈기의 연구

문상국

목원대학교 전자공학과

Study of a 32-bit Multiplier Suitable for Reconfigurable Cryptography Processor

Sangook Moon

Mokwon University, Department of Electronic Engineering

E-mail : smoon@mokwon.ac.kr

## 요약

본 논문에서는 기본 워드를 128비트로 하고 곱셈 결과의 누적기로는 256비트의 레지스터를 사용하는 RSA 프로세서에서, 128 비트 곱셈을 효율적으로 수행하기 위하여 실험을 통하여 최적화한 32비트 \* 32비트 곱셈기에 대한 연구를 수행하였다. 1024~2048 비트까지 재구성이 가능한 고비도 타겟 RSA 프로세서에서는 동고메리 알고리즘을 효율적으로 처리하기 위하여 전체 키 스트림을 정해진 블록 단위로 처리한다. 본 논문에서 연구한 곱셈기는 128비트 곱셈에 필요한 누적곱셈 (MAC; multiply-and-aCCumulation)을 효율적으로 구현하는 데 필수적인 연산모듈이 될 수 있다. 구현된 곱셈기는 시뮬레이션을 통하여 검증하였고, 자동 합성한 곱셈기 회로는 기준이 되는 RSA 프로세서의 동작 주파수에서 정상적으로 동작하였다.

## ABSTRACT

RSA crypto-processors equipped with more than 1024 bits of key space handle the entire key stream in units of blocks. The RSA processor which will be the target design in this paper defines the length of the basic word as 128 bits, and uses an 256-bits register as the accumulator. For efficient execution of 128-bit multiplication, 32b\*32b multiplier was designed and adopted and the results are stored in 8 separate 128-bit registers according to the status flag. In this paper, a fast 32bit modular multiplier which is required to execute 128-bit MAC (multiplication and accumulation) operation is proposed. The proposed architecture prototype of the multiplier unit was automatically synthesized, and successfully operated at the frequency in the target RSA processor.

## 키워드

RSA, multiplier, reconfigurable, cryptography, MAC

## I. 서 론

네트워크 기술의 발달로 현대사회는 유무선 네트워크와 같은 거대한 공통매체로 정보를 공유하게 되었다. 필요에 따라 이러한 정보들은 암호화되어 보호되어야 하기에, 개인의 정보를 인증해 줄 수 있는 IC카드와 같은 정보 보호 기술이 반드시 필요하게 되었다. 이러한 정보보호기술은 암호학적인 알고리즘에 의해 복잡한 연산을 거쳐 이루어

진다. 데이터를 암호화하는 기술은 암호에 사용되는 많은 수학연산을 처리하기 위해 높은 컴퓨팅 파워를 요구한다[1]. 이러한 이유로 인해 지난수년 동안 웹사이트에서의 신용카드 구매와 같은 경우를 제외하고는 대부분의 비즈니스에서 사용되지 않았으나, 최근에는 자신들이 가지고 있는 서버에 간단하게 add-on 보드 혹은 고속암호연산 프로세서 제품들을 장착하여 암호화의 수행을 빠르게 연산 가

능하도록 할 수 있게 되었다. 회사의 경영자들은 업무가 네트워크 의존적이 되어감에 따라 더 나은 보안을 요구할 것이며 동시에 많은 소비자들은 보안 허점이 많은 인터넷을 안전하게 만들도록 요구하고 있다. 이에 따라 PC에 하드웨어 형태의 암호 연산 프로세서가 기본적으로 탑재되는 날도 멀지 않을 것으로 예측하고 있다.

RSA란 암호화와 인증을 할 수 있는 공개키 암호 시스템이다. 이것은 1977년 Ron Rivest와 Adi Shamir, Leonard Adleman에 의해 개발되었다. RSA는 대단히 큰 정수의 인수분해가 곤란함을 기반으로 보안성과 전자서명을 제공한다 [2].

RSA의 연산은 법 곱셈(modular multiplication)과 법 거듭제곱 연산(modular exponentiation)이 주를 이루게 되는데 이러한 법 연산을 고속으로 처리할 수 있는 방법 중의 하나인 봉고메리 알고리즘을 효율적으로 처리하기 위해서는 고성능의 누적 곱셈 연산기(MAC; multiply and accumulator)가 요구된다 [3]. 본 논문에서는 고성능 누적곱셈연산의 기본요소가 되며 이 연산을 가장 효율적으로 처리할 수 있는 곱셈기의 구조에 대해 연구하여 제시하였다.

## II. RSA 암호 알고리즘

RSA란 암호화와 인증을 할 수 있는 공개키 암호 시스템이다. 이것은 1977년 Ron Rivest와 Adi Shamir, Leonard Adleman에 의해 개발되었다. RSA는 대단히 큰 정수의 인수분해가 곤란함을 기반으로 보안성과 전자서명을 제공한다. 이것은 다음과 같은 동작 원리를 가진다.

### 2.1. RSA의 키 생성 알고리즘

- 각각의 주체(서로 암호문을 주고받을 대상)는 RSA 공개키(public key)와 그에 상응하는 비밀키(private key)를 생성해야 한다.

- 각각의 주체 A는 다음과 같은 과정을 수행해야 한다.
  - . 개략적으로 비슷한 크기의 큰 임의의 소수  $p$ ,  $q$ 를 생성한다.
  - .  $n = pq$  와  $\phi = (p-1)(q-1)$ 를 계산한다.
  - . 임의의 정수  $e$  선택
    - ( $\gcd(e, \phi) = 1$ 을 만족하는  $1 < e < \phi$ )

- . 확장 유clidean 알고리즘을 사용하여 특별한 정수  $d$ 를 계산한다.

$$(ed \equiv 1 \pmod{\phi}) \text{을 만족하는 } 1 < d < \phi$$

- . 공개키  $(n, e)$ , 비밀키  $(d)$

### 2.2. 확장 유clidean 알고리즘 (extended Euclidean algorithm)

- INPUT :  $a \geq b$  인 두개의 음이 아닌 정수
- OUTPUT :  $d = \gcd(a, b)$ 와  $ax + by = d$ 를 만족하는 정수  $x, y$
- RSA 키 생성 알고리즘에서 생성된 정수  $e$ 와  $d$ 를 암호화 지수(exponent) 또는 복호화 지수라 부르고,  $n$ 을 모듈러스(modulus)라 한다.

### 2.3. RSA 공개키 암호화와 복호화

B가 A에게 보낼 메시지  $m$ 을 암호화하고, A는 복호화 한다.

- \* 암호화( encryption ) : B는 다음 과정을 수행한다.

- A의 신뢰할 수 있는 공개키  $(n, e)$ 를 가져온다.

- $[0, n-1]$ 의 간격으로 메시지를 정수  $m$ 으로 나타낸다.

- $c = m^e \pmod{n}$ 을 계산한다.

- 암호문  $c$ 를 A에게 보낸다.

- \* 복호화(decryption) : A는 다음 과정을 수행한다.

- 암호문  $c$ 에서 평문  $m$ 을 얻기 위해 비밀키(private key)  $d$ 를 사용한다.

- $m = c^d \pmod{n}$ 을 계산한다.

### 2.4. RSA 복호화 과정

$ed \equiv 1 \pmod{\phi}$  이기 때문에,  
 $ed = 1 + k\phi$ 를 만족하는 정수  $k$ 가 존재한다.

페르마의 정리(Fermat's theorem)에 의해 만약  $\gcd(m, p) = 1$  이면  $m^{p-1} \equiv 1 \pmod{p}$  이다.

이식의 양변에  $k(q-1)$  제곱을 하고,  $m$ 을 곱하면 식은 다음 식 (1)과 같다.

$$m^{1+k(p-1)(q-1)} \equiv m \pmod{p} \quad (1)$$

만약  $\gcd(m, p) = p$ 이면  $m \pmod{p}$ 의 0 양변이 합동이기 때문에 위의 합동은 유효하다. 그러므로 모든 경우에 대해  $m^{ed} \equiv m \pmod{p}$ 이다.

같은 방식으로,  $m^{ed} \equiv m \pmod{q}$ 일 때,  $p, q$ 가 다른 소수이기 때문에  $m^{ed} \equiv m \pmod{n}$ 이고  $c^d \equiv (m^e)^d \equiv m \pmod{n}$ 이다.

### III. 제안하는 곱셈기의 구조

#### 3.1. RSA 프로세서 상위 블록

RSA암호화 블록은 MAC 블록과 이를 제어해 주는 제어 블록, 대용량 레지스터를 포함한 버퍼 블록, 주소 선택기로 이루어져 있다. MAC 블록은 128비트 단위의 덧셈과 곱셈을 수행할 수 있는 승산기와 MAC 동작을 위한 256비트 덧셈기, 이들을 제어하는 제어블록으로 이루어진 MAC은 이 모듈의 핵심블록으로써, 128 블록 단위 동고메리 알고리즘에 필요한 여러 가지 연산을 수행해 주게 된다.

#### 3.2. 제안하는 곱셈기 구조

Radix-4 수정 부스 알고리즘 (Booth's algorithm)은 곱수 (multiplier)를 두 자리씩 분리하고 앞의 한 자리와 겹치도록 세비트씩 뜯은 후에 이 안에서 부스 알고리즘을 적용시킨다. 분리된 세비트에 따라 피곱수에  $+2X, +1X, 0X, -1X, -2X$  등의 동작을 수행한다. 이것에 대해 더 진화한 알고리즘은 radix-8을 사용하는 것인데 곱수의 네비트씩 참조하여 피곱수에  $+4X, +3X, +2X, +1X, 0X, -1X, -2X, -3X, -4X$  등의 동작을 수행하는 것이다. RSA에 최적화된 곱셈기의 구조를 찾기 위하여 각각에 대하여 구현하고 비교하였다. 수정 부스 알고리즘은 radix에 따라 다음 그림 1과 같이 곱수를 각각 분리하여야 한다.

Radix-4 :  $\underbrace{Y_{11} Y_{10} Y_9}_{(3 \text{ bits})} \underbrace{Y_8 Y_7 Y_6 Y_5 Y_4 Y_3}_{=0} \underbrace{Y_2 Y_1 Y_0 Y_{-1}}_{=0}$

Radix-8 :  $\underbrace{Y_{11} Y_{10} Y_9}_{(4 \text{ bits})} \underbrace{Y_8 Y_7 Y_6 Y_5 Y_4 Y_3}_{=0} \underbrace{Y_2 Y_1 Y_0 Y_{-1}}_{=0}$

그림 1. 수정된 부스 알고리즘의 곱수 분리

Fig. 1. Bit grouping in the Modified Booth's algorithm

곱셈을 수행하기 위해서는 부분곱을 모두 더해야 하는데, 각각의 부분곱 열에서 발생하는 캐리의 전파 (propagation)를 최소화하기 위해 월레스 트리를 사용하였다. 월레스 트리는 덧셈기의 덧셈 수행 시간과 캐리 전파 시간이 중첩되어 최적의 효과를 발생시키도록 덧셈기 모듈을 배열하여 구현하는 것으로, 부분곱을 합하는 과정에서 지연시간을 최대로 줄일 수 있도록 설계하였다.

제안하는 곱셈기가 탑재될 타겟 RSA 프로세서가 ARM 코어와 같이 동작하므로, 제안하는 곱셈기는 50Mhz 이상에서 동작이 가능하고, 휴대기기에서의 인증 가능한 암호화 프로세서 안에 장착되어야 하므로 면적은 작을수록 유리하다. 또한, 최대 2048비트의 연산을 수행해야 하므로 이러한 조건을 만족시키면서 많은 비트의 연산을 처리할 수 있는 곱셈기가 필요하다. 따라서 다음 장에서와 같이 6가지의 서로 다른 구조의 곱셈기를 설계하였다. 다음 장에서 구현한 덧셈기를 내장시킨 여러 구조의 곱셈기의 성능을 비교한다.

### IV. 구현 및 토론

곱셈기는 RSA 알고리즘에 적용되도록 128 폭의 두 오퍼랜드의 곱이 가능하면 되는데, IV장에서 보인 6가지 서로 다른 구조를 합성하여 덧셈기와 마찬가지 방식으로 비교하였다.

RSA 암호프로세서에 탑재될 곱셈기는 덧셈기와 연동되어 동작한다. RSA 암호프로세서의 최대 연산비트가 2048비트이므로 덧셈기는 큰 편이 유리하지만, 곱셈기는 덧셈기에 비해 크기가 비트수의 제곱에 비례하므로 곱셈기 선택은 반드시 분석을 통하여야 한다. 본 논문에서 타겟으로 하는 RSA 프로세서가 스마트카드와 같은 소형 휴대기기이므로 어느정도 동작속도를 보장하면서 가능하면 최소 크기를 선택하여야 한다.

입력 비트가 최대 2048비트이므로 곱셈기의 크

기가 클수록 곱셈연산이나 MAC (Multiply-And-Add) 연산 사이클 수는 줄게 된다. 표 1에는 서로 다른 6가지 방식으로 구현한 곱셈기의 성능을 비교하였다. 크기를 줄이면서 성능을 끌어내기 위한 구조는 64\*32비트 구조인데, 실제로 속도로 얻는 이득보다는 면적에 대한 손실이 크게 분석되어 본 연구에서는 면적과 동시에 연산시간도 확보하기 위하여 radix-4 방식의 4:2 CSA를 내장한 32\*32 곱셈기를 선택하였다. 제안한 구조의 곱셈기는 127Mhz에서 동작하며 nand2 게이트 기준으로 약 10963 게이트 면적을 차지한다.

## 참고문헌

- [1] 김철, 암호학의 이해, 영풍문고, 1996.
- [2] R. L. Rivest, A. Shamir, and L. M. Adleman, "A Method for Obtaining Digital Signatures and Public-key Cryptosystems," Communications of the ACM, Vol. 21, pp. 120-126, Feb. 1978.
- [3] 허석원, "스마트카드 구현에 적합한 최적화된 RSA 암호화프로세서 설계", 연세대학교 석사 학위 졸업논문, 2003.

표 1. 곱셈기 구조 비교

Table 1. Multiplier structure comparison

multiplier	area (mm <sup>2</sup> )	time (ns)
32 * 32 multiplier (Radix-4, C <sub>3</sub> , 2 CSA)	11250	6.55
32 * 32 multiplier (Radix-8, (4, 2) CSA)	10963	7.87
32 * 32 multiplier (* <sup>2</sup> ) operator)	7746	20.65
64 * 32 multiplier (Radix-4, C <sub>3</sub> , 2 CSA)	21279	6.93
64 * 32 multiplier (* <sup>2</sup> ) operator)	13621	21.49
64 * 64 multiplier (* <sup>3</sup> ) operator)	27914	40.78

## V. 결 론

RSA 연산은 법 곱셈(modular multiplication)과 법 거듭제곱 연산(modular exponentiation)이 주를 이루게 되는데 이러한 법 연산을 고속으로 처리할 수 있는 방법 중의 하나인 뭉고메리 알고리즘을 효율적으로 처리하기 위해서는 고성능의 누적 곱셈연산기(MAC; multiply and accumulator)가 요구되며, 이를 구성하는 곱셈기기에 대한 최적화가 필수요건이 된다. 본 논문에서 제안한 최적화된 곱셈기의 구조는 뭉고메리 알고리즘을 처리하는 데 있어 가장 빈번히 사용되는 연산모듈이기 때문에 속도와 면적을 동시에 고려하였다. 제안된 곱셈기의 구조는 소면적 스마트카드에 내장되는 RSA 암호화 프로세서의 성능을 최적화하여 복잡한 계산을 요하는 인증 연산 등 고비도의 정보보호 어플리케이션을 처리하는데 효율적으로 적용될 수 있다.