한국조명전기설비학회:학술대회논문집 (Proceedings of the Korean Institute of IIIuminating and Electrical Installation Engineers Conference)
- 한국조명전기설비학회 2009년도 춘계학술대회 논문집
- /
- Pages.153-156
- /
- 2009
PDP에서 벽전압 손실이 어드레스 방전 지연 시간에 미치는 영향에 대한 연구
Studies on the characteristics of an address discharge time lag on the effect of a wall voltage loss in PDPs
- 발행 : 2009.05.07
초록
본 논문에서는 어드레스 구간에서 벽전압 손실을 발생시키는 원인을 분석하고, 특히 어드레스 구간에서 각 전극간의 다양한 전위 조건이 어드레스 방전 지연 시간에 미치는 영향을 조사하였다. 실험 결과를 통하여 벽전압 손실은 전극간의 셀 전압이 동시 방전점에서 비방전 영역으로 이동한 조건에서는 영향을 받지 않지만, 전극간의 셀 전압이 방전 개시 전압의 조건에서는 큰 영향을 받게 되는 것을 확인하였다. 특히, XY 전극간의 전위조건에 의한 벽전압 손실보다는 AY 전극간의 전위 조건에 의한 벽전압 손실이 어드레스 방전 지연 시간 특성을 저해하는 주요한 원인임을 확인하였다.
키워드