The Study on embedded components high integrated packaging and drop reliability

부품 내장형 고집적 패키징 및 Drop 신뢰성에 관한 연구

  • Chung, Yeon-Kyung (Sungkyunkwan Univ.) ;
  • Park, Se-Hoon (Korea Electronics Technology Institute, System Packaging Research Center) ;
  • Ha, Sang-Ok (Sungkyunkwan Univ.) ;
  • Jun, Byung-Sub (Korea Electronics Technology Institute, System Packaging Research Center) ;
  • Cha, Jung-Min (Korea Electronics Technology Institute, System Packaging Research Center) ;
  • Park, Jong-Chul (Korea Electronics Technology Institute, System Packaging Research Center) ;
  • Kang, Nam-Kee (Korea Electronics Technology Institute, System Packaging Research Center) ;
  • Jung, Seung-Boo (Sungkyunkwan Univ.)
  • 정연경 (성균관대학교) ;
  • 박세훈 (전자부품연구원 시스템 패키징 연구센터) ;
  • 하상옥 (성균관대학교) ;
  • 전병섭 (전자부품연구원 시스템 패키징 연구센터) ;
  • 차정민 (전자부품연구원 시스템 패키징 연구센터) ;
  • 박종철 (전자부품연구원 시스템 패키징 연구센터) ;
  • 강남기 (전자부품연구원 시스템 패키징 연구센터) ;
  • 정승부 (성균관대학교)
  • Published : 2010.06.16

Abstract

휴대용 전자 기기는 얇고 가벼우면서 빠른 대용량을 처리하는 속도와 다기능이 필요한 추세로 가고 있다. 기기 크기가 작아짐에 따라서 내장 되는 칩 또한 소형화, 고집적화, 고성능화가 요구되므로 이에 상응하는 발전된 패키징 기술이 필요하게 되었고, 이에 대응하기위해서 embedded components device 패키징 기술이 필요로 하게 되었다. 본 연구에서는 $21{\Omega}$ 의 저항 값을 갖는 1005 수동 소자를 prepreg를 이용하여 PCB기판에 내장 한 후 micro via를 이용하여 무전해 구리 도금으로 전기적인 연결을 하여 기판을 제작하였다. 제작되어진 기판으로 Reflow, Aging 테스트 후 칩과 계면간의 금속화합물 반응을 관찰하였다. 또한 Reflow외 시효처리를 끝마친 기판을 사용하여 drop test를 실시한 후 fail 발생 시 저항 값의 변화와 접합부의 미세조직을 관찰하였다.

Keywords