

다층형 Diplexer 제작 기술과 면밀 조건에 따른 특성 값의 변화에 관한 연구

차정민, 박세훈, 정연경, 전병섭, 유종인, 박종철

Jung-Min Cha, Se Hoon Park, Yeon Kyung Jung, Byung Sub Jeon, Jong-In Ryu, Jong-Chul Park

전자부품연구원 시스템 패키징 연구센터

Abstract : SOP-L 기술은 LTCC기술과 다른 SOP 기술과 비교해서 이종의 물질을 접합하는데 용이하고 공정비용이 저렴하다. 또한 전자제품이나 부품 또는 재료들의 소형화가 많이 이루어지고 있는 추세이다. 본 연구에서는 6 layer의 다층형 diplexer를 제작하여 면밀에 따른 층간 두께의 변화를 관찰하였고, 이를 통하여 두께 변화에 따른 특성 값의 변화를 통해 가장 최적화된 공정을 연구해보자고 한다. [1].

1. 서 론

현재 다양한 통신 제품이 시장에 등장하면서 제품의 경쟁력 확보에 있어 소형화 정도가 중요한 이슈가 되고 있다. 면적을 줄이는데 가장 효과적인 방법은 반도체 집적기술이 있으나 공정이 비싸고 제작 시간이 오래 걸려 제품개발 시간과 개발비용이 상승하게 된다. 반면 SOP-L (System On Package-Laminates) 공정은 PCB 제작에 이용되는 일반적인 재료와 공정을 사용하므로 개발 비용과 시간을 줄일 수 있으며, 다종 재료를 다층으로 구성 할 수 있는 장점을 갖고 있다 [2].

2. 결과 및 토의

최초 core는 12 μm Cu foil과 40 μm prepreg 2장을 이용하여 190°C에서 한 시간 동안 경화하는 조건으로 laminate하였다. 제작 되어진 시편은 애칭 공정을 이용하여 3, 4 layer의 패턴을 형성하였고, Top, bottom에 각 40 μm 두께의 prepreg로 위와 같은 조건으로 laminate를 이용 하여 build up 한 후 100 μm through via hole를 가공하였다. 무전해 동도금법으로 도금층을 형성 한 후 애칭 공정으로 2 layer와 5 layer 패턴을 형성하였고 다시 각 40 μm 의 두께로 build-up 하였다. 최종적으로 50 μm blind via hole와 100 μm through via hole를 가공하여 무전해 도금법으로 전기적인 연결을 하였다. Core를 제작 할 때와 build-up을 할 때 진공적 층간 두께의 단면을 관찰하여 본 결과 최초 3, 4 Layer의 두께는 약 85 μm 로 유사하였으나, 층간 두께는 면밀에 따라 설계대비(62 μm)각 50, 58, 65, 69 μm 로 달리 측정되었다. 약 50 μm 일 때 Return loss와 Insertion loss가 simulation과 가장 유사한 특성 값을 나타내었으며, 반사계수는 bandwidth내에 낮을 수록, 투과계수는 높을수록 양호함을 알 수 있었다.

감사의 글

본 연구는 지식경제부 산하 전자부품연구원의 연구비 지원에 의한 것입니다.

참고 문헌

- [1] Jae-Yong Lee, Implementation of Diplexer using Heterogeneous Dielectric Multilayer Organic Substrate, 2007
- [2] Je-Hyun, Park, Study of Diplexer Fabrication with Embedded Passive Componenet Chips, 한국전기전자재료학회 2007

† 교신저자) 이성갑, e-mail: kk123@knu.ac.kr , Tel: 054-123-2255
주소: 진주시 진주동 123 경상대학교 전기공학과