Proceedings of the Korea Information Processing Society Conference (한국정보처리학회:학술대회논문집)

  • 2012.11a
  • /
  • Pages.645-648
  • /
  • 2012
  • /
  • 2005-0011(pISSN)
  • /
  • 2671-7298(eISSN)
Korea Information Processing Society (한국정보처리학회)
권호 표지
DOI QR코드

DOI QR Code

The Hardware Design of Effective Sample Adaptive Offset for High Performance HEVC Decoder

고성능 HEVC 복호기를 위한 효과적인 Sample Adaptive Offset 하드웨어 설계

  • Park, Seungyong (Graduate School of Information and Communication, Hanbat National University) ;
  • Lee, Dongweon (School of Mechanical System Engineering, Chonnam National University) ;
  • Ryoo, Kwangki (Graduate School of Information and Communication, Hanbat National University)
  • 박승용 (한밭대학교 정보통신전문대학원) ;
  • 이동원 (전남대학교 기계시스템공학부) ;
  • 류광기 (한밭대학교 정보통신전문대학원)
  • Published : 2012.11.22
Download PDF
⟨ Previous Next ⟩

Abstract

본 논문에서는 고성능 HEVC(High Efficiency Video Coding) 복호기 설계를 위한 효율적인 SAO(Sample Adaptive Offset)의 하드웨어 구조 설계에 대해 기술한다. SAO는 양자화 등의 손실 압축에 의해 발생하는 정보의 손실을 보상하는 기술이다. 하지만 HEVC의 최대 블록 크기인 $64{\times}64$ 단위를 화소 단위 연산을 수행하기 때문에 높은 연산시간 및 연산량이 요구된다. 따라서 본 논문에서 제안하는 SAO 하드웨어 구조는 $8{\times}8$ 단위를 처리하는 연산기로 구성하여 하드웨어 면적을 최소화하였고, 내부레지스터를 이용하여 $64{\times}64$ 블록 크기를 지원한다. 또한 기존 SAO의 top-down 블록분할 구조에서 down-top 블록분할 구조로 설계하여 연산시간 및 연산량을 최소화 하였다. 제안하는 하드웨어 구조는 Verilog HDL로 설계하였으며, TSMC 칩 공정 $0.18{\mu}m$ 셀 라이브러리로 합성한 결과 동작 주파수는 250MHz, 전체 게이트 수는 45.4k 이다.

Keywords