

TF-P021

High Performance GaN-Based Light-Emitting Diodes by Increased Hole Concentration Via Graphene Oxide Sheets

Hyun Jeong¹, Seung Yol Jeong², Hyun Joon Jeong¹, Doo Jae Park¹, Yong Hwan Kim¹,
HyoJung Kim¹, Geon-Woong Lee², Mun Seok Jeong¹

¹Sungkyunkwan University, ²Korea Electrotechnology Research Institute

The p-type GaN which act as a hole injection layer in GaN-based LEDs has fundamental problems. The first one arises from the difficulty in growing a highly doped p-GaN (with a carrier concentration exceeding $\sim 10^{18} \text{ cm}^{-3}$). And the second one is the absence of appropriate metals or conducting oxides having a work function that is larger than that of p-type GaN (7.5 eV). Moreover, the LED efficiency is decreases gradually as the injection current increases (the so-called 'efficiency droop' phenomenon). The efficiency droop phenomenon in InGaN quantum wells (QWs) has been a large obstacle that has hindered high-efficiency operation at high current density. In this study, we introduce the new approaches to improve the light-output power of LEDs by using graphene oxide sheets. Graphene oxide has many functional groups such as the oxygen epoxide, the hydroxyl, and the carboxyl groups. Due to nature of such functional groups, graphene oxide possess a lot of hole carriers. If graphene oxide combine with LED top surface, graphene oxide may supply hole carriers to p-type GaN layer which has relatively low free carrier concentration less than electron concentration in n-type GaN layer. To prove the enhancement factor of graphene oxide coated LEDs, we have investigated electrical and optical properties by using ultra-violet photo-excited spectroscopy, confocal scanning electroluminescence microscopy.

TF-P022

원자층 식각방법을 이용한, Contact Hole 내의 Damage Layer 제거 방법에 대한 연구

김종규^{1,2}, 조성일¹, 이성호¹, 김찬규², 강승현², 염근영²

¹삼성전자 반도체 연구소, ²성균관대학교 신소재 공학과

Contact Pattern을 Plasma Etching을 통해 Patterning 공정을 진행함에 있어서 Plasma 내에 존재하는 High Energy Ion 들의 Bombardment 에 의해, Contact Bottom 의 Silicon Lattice Atom 들은 Physical 한 Damage를 받아 Electron 의 흐름을 방해하게 되어, Resistance를 증가시키게 된다. 또한 Etchant 로 사용되는 Fluorine 과 Chlorine Atom 들은, Contact Bottom 에 Contamination 으로 작용하게 되어, 후속 Contact 공정을 진행하면서 증착되는 Ti 나 Co Layer 와 Si 이 반응하는 것을 방해하여 Ohmic Contact 을 형성하기 위한 Silicide Layer를 형성하지 못하도록 만든다. High Aspect Ratio Contact (HARC) Etching 을 진행하면서 Contact Profile을 Vertical 하게 형성하기 위하여 Bias Power를 증가하여 사용하게 되는데, 이로부터 Contact Bottom에서 발생하는 Etchant 로 인한 Damage 는 더욱 더 증가하게 된다. 이 Damage Layer를 추가적인 Secondary Damage 없이 제거하기 위하여 본 연구에서는 원자층 식각방법(Atomic Layer Etching Technique)을 사용하였다. 실험에 사용된 원자층 식각방법을 이용하여, Damage 가 발생한 Si Layer를 Secondary Damage 없이 효과적으로 Control 하여 제거할 수 있음을 확인하였으며, 30 nm Deep Contact Bottom 에서 Damage 가 제거될 수 있음을 확인하였다. XPS 와 Depth SIMS Data를 이용하여 상기 실험 결과를 확인하였으며, SEM Profile 분석을 통하여, Damage 제거 결과 및 Profile 변화 여부를 확인하였으며, 4 Point Probe 결과를 통하여 결과적으로 Resistance 가 개선되는 결과를 얻을 수 있었다.