

# 멀티레벨 인버터의 중성점 전압 평형을 위한 회로 구조 비교

여시준, 조영훈  
건국대학교

## Topology comparison of neutral voltage balancing circuits for multi-level inverters

Si Jun Yeo, Younghoon Cho  
Konkuk Univ.

### ABSTRACT


3 레벨 인버터의 경우 중성점을 기준으로 직류단 커패시터를 2개로 나누어 사용하기 때문에 부하의 불평형으로 인한 커패시터 간의 전압 불평형이 생길 수 있다. 이는 출력전류의 왜곡을 야기시키며 시스템 신뢰성에 악영향을 미친다. 본 논문은 직류단 커패시터의 전압 평형을 위한 3가지 밸런싱 회로구조를 조사하고 비교한다. 또한 PSIM 시뮬레이션을 통해 부하조건에 따른 밸런싱 회로의 성능을 확인한다.

### 1. 서론


멀티레벨 인버터의 경우 높은 직류단 절연 내압과 낮은 고조파 왜형률(HDF, Harmonic Distortion Factor)로 인하여 산업 분야에서 관심이 증대되고 있다. 3 레벨 인버터는 출력 상전압이  $[V_{dc}, 0, -V_{dc}]$ 의 3가지 상태를 가진다. 이에 따라 정현파를 출력할 때 3 레벨 인버터는 고조파 왜형률이 우수하다.<sup>[1]</sup> 하지만 3 레벨 인버터는 그림 1(a)와 같이 중성점 기준으로 직류단 커패시터가 직렬로 연결되어 있어 중성점 전압 불평형 현상이 나타날 수 있다. 중성점 전압 불평형이 발생함에 따라 한 레그에 존재하는 스위치가 부담하는 전압은 증가하게 되며 출력의 고조파 왜형률이 증가한다. 중성점 전압 불평형 현상이 지속되면 전력 반도체 소자 및 나아가 시스템의 파괴로 이어질 수 있다. 이러한 전압 불평형을 개선하기 위한 연구가 활발하게 진행되고 있으며 본 논문은 연구된 간단한 3가지 구조의 중성점 전압 평형 회로를 비교한다.

### 2. 중성점 전압 밸런싱 회로

본 논문에서 비교되는 멀티레벨 인버터의 중성점 전압 평형을 위한 밸런싱 회로구조는 하프 브릿지 타입, NPC, 듀얼 벅 부스트 타입이다. 그림 1은 (a) 전압 밸런서를 포함하는 전체 멀티레벨 인버터 회로구조, (b) 하프 브릿지, (c) NPC (d) 듀얼 벅 부스트 밸런싱 회로구조를 나타낸다.<sup>[2], [3], [4]</sup> 중성점 전압 평형을 위한 (b) 하프 브릿지 타입 컨버터는 두 개의 스위치와 하나의 인덕터로 이루어진 간단한 회로구조를 가지며 제어하기 용이한 장점을 가진다. 하지만 스위칭 시 직렬로 연결된 두 스위치  $S_1, S_2$ 의 기생 다이오드의 reverse recovery로 인한



(a) 밸런서를 포함하는 멀티레벨 인버터



(b) 하프 브릿지 (c) NPC (d) 듀얼 벅 부스트

그림 1 중성점 전압 밸런싱 회로

Fig. 1 Neutral voltage balancing circuits

shoot through 문제를 야기할 수 있다. 이는 시스템의 신뢰성에 영향을 미치며 제시된 (b) 듀얼 벅 부스트, (c) NPC 회로를 이용함으로써 이 문제를 해결할 수 있다. NPC 회로의 경우 4개의 스위치, 2개의 다이오드로 구성되며 밸런싱이 적용되는 회로는 3상 4선식 회로이다. 듀얼 벅 부스트 회로구조의 경우 두 개의 스위치, 다이오드, 인덕터로 구성된다. 프리휠링을 위한 다이오드가 따로 존재해 스위치의 기생 다이오드 비교 reverse recovery 특성이 우수한 다이오드 사용으로 밸런싱 동작특성을 향상시킬 수 있다. 이때  $S_1, S_2$ 의 기생 다이오드로도 통되는 전류는 없다.

### 3. 시뮬레이션 결과

시뮬레이션 제정수는  $V_{dc}=400V$ ,  $C_u = C_d = 10mF$ 이며  $R_1, R_2$ 의 경우 주기  $T=0.1s$  기준 표 1의 값을 따른다.

표 1 불평형 부하조건  
Table 1 Condition of unbalanced load

$t$	$0 \leq t < \frac{T}{3}$	$\frac{T}{3} \leq t < \frac{2}{3}T$	$\frac{2}{3}T \leq t < T$
$R_u$			
$R_1$	$50M\Omega$	$50\Omega$	$50\Omega$
$R_2$	$50\Omega$	$50\Omega$	$50M\Omega$






그림 2 시뮬레이션 회로도  
Fig. 2 Schematics for simulation


그림 2에 표시된 Voltage Balancing Circuit 부분을 하프 브릿지, NPC, 듀얼 벡 부스트의 밸런서로 바꾸어 가며 시뮬레이션을 진행하였다.



(a) 하프 브릿지 타입 커패시터 전압 파형



(a) 듀얼 벡 부스트 타입 커패시터 전압 파형



(a) NPC 타입 커패시터 전압 파형

그림 3 하프-브릿지, 듀얼 벡-부스트, NPC 타입 커패시터 전압 파형  
Fig. 3 Waveform of capacitor Voltage in Half-bridge, dual buck-boost, NPC voltage balancer

하프 브릿지 타입의 경우 캐스캐이드 구조의 PI 제어기를 적용하였다. 출력파형의 전압 변동률은 과도기 최대 1.28%이며 정상상태 돌입 후 0.41%로 나타났다. 듀얼 벡 부스트 타입의 경우 Burst mode 제어기법을 적용하였다. 논리구조에 따라 특정 조건이 만족할 때  $S_1$  또는  $S_2$ 가 동작한다. 시뮬레이션 상으로 과도기가 존재하지 않고 전압 변동률은 최대 0.6%로 나타났다. NPC 타입의 경우  $R_1, R_2$ 에 흐르는 전류와 중성단 전류를 이용하여 인덕터 전류지령을 만들고 PI 제어기를 이용하여 전류제어를 하였다. 시뮬레이션 상으로 과도기가 존재하지 않고 불평형 부하에 대한 전압변동률이 0.52%로 나타났다.

### 3. 결론

본 논문은 3가지 중성점 전압 평형회로의 구조를 비교하고 PSIM 시뮬레이션 결과를 통해 불평형 부하에 대한 커패시터 전압 불평형 현상을 보상할 수 있음을 확인 하였다. 전압 변동률 크기의 경우 하프 브릿지, NPC, 듀얼 벡 부스트 순서로 낮은 값을 가진다. 회로의 성능을 평가하기 위해 전압 변동률 뿐만 아니라 각 제어 방법에 따른 스위칭 손실과 회로 적용되었을 경우 시스템의 신뢰성 등 여러 가지 변수의 평가가 요구 된다. 다음 연구에서는 본 논문에서 소개된 회로의 적용범위, 효율, 신뢰성, 등 실제 시스템에 적용되었을 때 고려되어야 할 변수들에 대한 성능을 비교하고자 한다.

본 연구는 중소기업청의 기술혁신사업의 일환으로 수행되었습니다. (No. S2222196)

### 참고 문헌

- [1] Jose Rodriguez, Jih Sheng Lai and Fang Zheng Peng, "Multilevel Inverter: A Survey of Topologies, Controls, and Applications," IEEE Trans. on, vol. 49, no.4, pp. 724 738, 200, August
- [2] Hyun Jun Kim, Byung Moon Han, "Operation analysis of bipolar DC distribution system with new half bridge voltage balancer" IEEE Conf. on, pp. 62 67, 2015
- [3] S. Rivera, B. Wu, S. Kouro, V. Yaramasu and J. Wang, "Electric Vehicle Charging Station Using a Neutral Point Clamped Converter With Bipolar DC Bus," in IEEE Transactions on Industrial Electronics, vol. 62, no. 4, pp. 1999-2009, 2015, April
- [4] Chuang Liu, Dawei Zhu, Jia Zhang, Haiyang Liu, Guowei Cai, "A Bidirectional Dual Buck-Boost Voltage Balancer with Direct Coupling Based on a Burst Mode Control Scheme for Low Voltage Bipolar Type DC Microgrids" JPE, on, vol. no.6, pp. 1609 1618, 2015, November