
HDB3 Codec의 로직 구현

엄준* · 김영길**

*(주)한화시스템·**아주대학교

Logic implementation of HDB3 Codec

Joon Eom* · Young-kil Kim**

*Hanwha Systems · **Ajou University

E-mail : joon.eom@hanwha.com

요 약

Line Code의 한 종류인 HDB3 Code는 디지털 데이터 전송에 사용되는 데이터 코딩 방식으로 DC 성분의 데이터를 연속하여 전송하는 경우에 발생하는 전송선로 상의 DC Wander를 제거하는데 사용된다. 군 전술통신망은 데이터 전송에 HDB3 Code를 이용하여 운용하고 있으며, 상용의 HDB3 Codec IC 제품을 사용하여 장비를 개발하고 있다. 군용 장비 특성 상 길게는 10년 이상 운용되기 때문에 장비에 고장이 발생하는 경우 해당 부품의 단종에 의해 수리가 불가능 하여 장비 전체를 사용하지 못하는 경우가 발생한다.

본 논문에서는 이러한 문제를 해결하기 위해 HDB3 Codec을 로직으로 구현하고 상용부품과 비교하여 성능이 동등함을 검증한다.

ABSTRACT

The HDB3 code, a type of line code, is a data coding method used for digital data transmission. It is used to remove the DC wander on the transmission line which occurs when the DC component data is transmitted continuously. The military tactical communication network uses HDB3 code for data transmission and develops equipment using commercial HDB3 Codec IC. Because it is operated for more than 10 years due to the characteristics of military equipment, if a failure occurs in the equipment, the equipment can not be repaired due to the discontinuance of the part, so that the entire equipment may not be used.

In this paper, we implement the HDB3 Codec as a logic to solve this problem and verify that the performance is equivalent to that of commercial parts.

키워드

Line Code, HDB3, Logic

1. 서 론

Line Code는 전송선로 상에 디지털 데이터를 전송하기 위해 사용되는 코드로 통신선로로 연결되어 있는 송·수신기 사이에 신호의 진폭 손실을 방지하고 클럭 복원을 통해 동기를 유지하기 위해 사용된다.

대표적인 Line Code로는 북미방식인 Binary Three Zero Substitution algorithm(B3ZS)과 유럽

방식인 High Density Bipolar of order 3(HDB3) 방식이 있으며, ITU-T Recommendation G.703에 각각에 대한 물리적/전기적 특성을 규정하고 있다.

군 전술통신망에서는 Line Code방식으로 유럽 방식인 HDB3 Code를 적용하고 있으며, 상용의 HDB3 Codec IC를 사용하여 장비를 개발하여 왔다. 군 장비는 개발부터 전력화, 폐기 될 때까지 수명주기가 10년 이상 소요되기 때문에 해당 부

품에 고장이 발생하는 경우에는 상용 부품의 짧은 Life Cycle로 인해 부품 단종으로 수리가 불가능 하여 장비를 사용하지 못하는 경우가 발생할 수 있다.

본 논문에서는 이러한 문제의 해결방안으로 HDB3 Codec을 로직으로 구현하고 그 성능을 상용 IC의 성능과 비교하여 동등함을 입증한다.

II. 본 론

가. HDB3 code 개요

HDB3 code는 Alternate Mark Inversion(AMI) code를 기반으로 하는 line code 방식으로 연속적인 4개의 0이 전송될 때 마지막 bit에 bipolar violation신호를 삽입하여 전송하는 방식이다.

표 1 에 HDB3 Code의 치환규칙을 나타낸다.[1]

표 1. HDB3 Substitution Rules

Polarity of Preceding Pulse	Number of Bipolar Pulse(ones) Since Last Substitution	
	Odd	Even
-	000-	+00+
+	000+	-00-

그림 1은 2진 데이터를 HDB3 Code로 변환하는 예이다.




그림 1. 이진 데이터의 HDB3 부호화 예

본 논문에서 구현하는 HDB3 Codec은 부호화기와 복호화기로 구성되며, Altera 사의 Quartus II Tool을 사용하여 로직을 구현하고 시뮬레이션을 통해 성능을 검증하였다.

나. HDB3 부호화기 설계

HDB3 부호화기는 송신을 위해 2진 데이터를 HDB3 Code로 변환하는 부분이다.




그림 2. HDB3 부호화기 구조

그림 2와 같이 HDB3 부호화기의 구조는 연속해서 입력되는 4개의 '0' 값을 검출하기 위한 Count4 블록과 입력 데이터를 4 클럭 지연하여 출력하는 Shift 블록, 그리고 Count4 블록과 Shift 블록에서 입력되는 데이터 조합하여 HDB3 Code

를 생성하는 Combination Logic블록으로 구성된다. 여기서 생성된 최종 Code는 Output Circuit을 통해 HDB+ 신호와 HDB- 신호로 분리되어 출력된다.

그림 3은 구현된 HDB3 부호화기 로직이고, 그림 4는 2진 데이터 입력이 HDB3 부호화기에서 부호화되어 출력되는 시뮬레이션 결과이다. 그림 1에서의 2진 데이터의 HDB3 Code 변환값과 동일함을 알 수 있다.




그림 3. HDB3 부호화기 로직블록




그림 4. HDB3 부호화기 시뮬레이션 결과

다. HDB3 복호화기 설계

HDB3 복호화기는 수신된 HDB3 Code를 복호화 하여 2진 데이터로 변환하는 부분이다.




그림 5. HDB3 복호화기 구조

HDB3 복호화기는 부호화기보다 간단히 구현된다. 입력되는 HDB3 Code를 Combination Logic으로 조합하고 Shift 된 데이터와 AND 게이트로 조합하여 복호화 한다.




그림 6. HDB3 복호화기 로직블록




그림 7. HDB3 복호화기 시뮬레이션 결과

그림 6은 로직으로 구현된 HDB3 복호화기 블록이고, 그림 7은 입력되는 HDB3 Code가 2진 데이터로 복호화되어 출력되는 시뮬레이션 결과이

다. HDB3 부호화기에서 부호화되기 전의 2진 데이터와 동일하게 복호된다.

라. HDB3 Codec 구현결과

HDB3 부호화기와 복호화기를 로직으로 구현하고 시뮬레이션한 결과 2진 데이터를 HDB3 Code로 부호화한 후 다시 복호화 했을 때 동일한 데이터로 복원됨을 확인하였다.

그림 8과 9는 Intersil 사의 HDB3 Codec IC의 부호화와 복호화 타이밍 도이다. 그림 4와 비교한 결과 부호화 성능이 동등함을 알 수 있으며, 그림 7과 비교한 결과 복호성능 또한 동등함을 알 수 있다.




그림 8. CD22103A HDB3 부호화기 타이밍도




그림 9. CD22103A HDB3 복호화기 타이밍도

로구현된 HDB3 Codec은 Altera사의 Cyclon(EP1C3T100C6)을 사용하여 구현하였으며, 표 2와 같이 Combinational 2개, Register 11개, Combinational with Register 12개로 구현됨을 알 수 있다. 대부분 장비개발에 FPGA를 사용하기 때문에 HDB3 Codec을 로직으로 구현하여 하나의 FPGA에 통합 한다면 별도의 부품을 사용하는 비용을 절감할 수 있으며, 부품의 단종문제에도 자유로워 질 수 있다.

표 2. HDB3 Code 로직 소요

구분	로직 소요량		
	Combinational	Register	Combinational with register
HDB3 부호화기	2	7	9
HDB3 복호화기	1	4	3
HDB3 Codec	2	11	12

III. 결 론

본 논문에서는 HDB3 Codec을 FPGA를 이용하여 로직으로 구현하고 시뮬레이션을 통해 상용 HDB3 Codec IC와 성능이 동등함을 검증하였다.

HDB3 Code는 군 전술통신망에서 디지털 데이터를 전송하기 위해 사용되는 Line Code이다. 이러한 HDB3 Codec을 로직으로 구현함으로써 Life Cycle이 짧은 상용의 HDB3 Codec IC의 대체가 가능하고 적은 자원을 투입하여 구현이 가능하며 개발일정 단축 등 많은 이점의 제공이 가능하다.

참고문헌

[1] John Bellamy, Digital Telephony, A Wiley-Interscience Publication, p 175-183, 1991
 [2] Altera Corporation, Quick Start Guide for Quartus II Software, 2007
 [3] 황희용, 디지털논리와 컴퓨터 설계, 동일출판사, 2012