
D플립플롭을 사용한 작은 크기의 위상고정루프

고기영* · 최혁환 · 최영식

*부경대학교

Small size PLL with D Flip-Flop

Gi-Yeong Ko* · Hyuk-Hwan Choi · Young-Shig Choi

*Pukyong National University

E-mail : qw8956@daum.net

요 약

본 논문에서는 D 플립플롭과 보조 전하펌프를 사용하여 작은 크기의 위상고정루프를 제안하였다. 단일 커패시터를 사용하여 크기가 작기 때문에 위상고정루프의 집적화가 가능하다. 제안된 위상고정루프는 HSPICE로 시뮬레이션 하였으며, 1.8V 0.18 μ m CMOS 공정을 사용하였다.

ABSTRACT

A novel structure of phase locked loop (PLL) which has small size with D Flip-Flop and sub charge pump has been proposed. The area of loop filter usually occupying the larger portion of the chip is minimized using a single small capacitor. It has been simulated and proved by HSPICE in a CMOS 0.18 μ m 1.8V process.

키워드

Phase locked loop, D Flip-Flop, Single capacitor, Small size, Fast locking

I. 서 론

위상고정루프의 이러한 특성을 극복하여 기준 주파수 의사 잡음을 줄이고, 작은 크기의 커패시터라도 큰 커패시터의 역할을 하도록 연구들이 활발하게 진행되고 있으며 다양한 구조들이 제안되었다. 일반적으로 전하펌프 구조 개선을 통해 전류 부정합을 최소화 시켜 기준 주파수 의사 잡음을 줄이는 구조가 사용된다[1]~[3]. 이 구조에서는 여러 개의 연산증폭기를 사용하여 전류 부정합을 줄일 수 있지만 설계가 복잡하고, 칩의 면적이 커지며, 전력 소비가 증가하게 된다. 본 논문에서는 위상고정루프를 하나의 칩으로 구현하기 위해서 작은 크기의 단일 커패시터를 사용하는 루프필터 사용에 따라 불안정하게 동

작하는 기존 구조의 위상고정루프에 D Flip-Flop과 보조 전하펌프를 사용하여 안정하게 동작하여 위상을 고정시키는 위상고정루프를 제안하였다.

II. 제안한 작은 크기를 가지는 위상고정루프

작은 크기의 위상고정루프를 만들어 칩을 집적화하기 위해서는 작은 크기의 루프필터를 가지는 것은 필수적이다. 따라서 작은 크기를 가지고 안정적으로 동작하는 그림 1의 위상고정루프 구조를 제안하였다. 기존의 위상고정루프 구조에서 보조 전하펌프를 추가한 구조이다. 그림 2 (a)에서 위상 주파수 검출기로부터 UP신호가 출력으로 나오게 되면

주 전하펌프가 커패시터를 충전시키게 된다. UP신호가 'LOW'가 되면 D2신호로부터 보조 전하펌프가 전류를 빼주어 커패시터를 방전시켜 2차 루프필터에서 영점을 결정하는 커패시터와 저항 역할을 대신 수행하여 준다. 그림 2(b)에서 위상 주파수 검출기로부터 DN신호가 출력으로 나오게 되면 주 전하펌프가 커패시터를 방전시키게 된다. DN신호가 'LOW'가 되면 D1신호로부터 보조 전하펌프가 전류를 증가시켜주어 커패시터를 충전시켜준다. 그림 3은 보조 전하펌프를 이루고 있는 2개의 전하펌프의 회로도이다. 각각이 D1, D2를 입력으로 받아서 주 전하펌프가 UP, DN 상황에 맞춰서 동작하게 된다. UP신호가 'High'일 때 주 전하펌프로부터 커패시터가 충전되면 보조 전하펌프가 방전을 시켜주어 단일 커패시터를 사용한 루프필터라고 하더라도 2차 루프필터를 사용한 것과 같은 효과를 가지게 되어 안정성을 확보하였다.






Fig. 1. Proposed PLL structure



(a)



(b)

Fig. 2. 제안된 위상고정루프의 전압파형 타이밍도





Fig. 3. 제안된 위상고정루프의 보조 전하펌프 회로도


III. 시뮬레이션 결과

제안한 구조의 위상고정루프는 0.18 μ m CMOS공정 파라미터를 사용하여 Hspice로 시뮬레이션을 수행하였다. 입력 주파수는 15.625MHz이고, 64분주기를 사용하였다. 출력 주파수는 1GHz를 목표로 잡았고 루프필터에 사용된 커패시터 값은 $C_p=20\text{pF}$ 이다. 주 전하펌프의 전류량은 25 μ A, 전압제어발진기의 이득은 $K_{vco}=330\text{MHz/V}$ 이다. 보조

전하펌프의 전류량은 $10\mu\text{A}$ 와 $25\mu\text{A}$ 이다. 그림 4는 제안된 위상고정루프의 루프필터 전압파형이다. 그림 4 (a)를 통해서 단일 루프필터를 사용하여도 위상이 고정되는 것을 확인 할 수 있다. 크기가 작고 하나의 커패시터만을 사용하기 때문에 집적화가 가능하게 된다. 루프필터 출력 전압을 확대한 모습이 그림 4 (b)의 모습이다. DN이 'LOW'가 되면 F_{vco} 주기에 맞춰 보조 전하펌프로부터 커패시터가 충전되는 모습을 확인할 수 있다.



(a)



(b)

Fig. 4. 제안된 위상고정루프 루프필터 전압파형 (a) 위상고정 후 V_{LPF} 전압파형 (b) 확대된 위상고정 후 V_{LPF} 전압파형.

IV. 결론

본 논문에서는 위상고정루프를 하나의 칩으로 구현하기 위해서 작은 크기의 단일 커패시터를 사용하는 루프필터 사용에 따라 불안정하게 동작하는 기존 구조의 위상고정루프에 D Flip-Flop과 보조 전하펌프를 사용하여 안정하게 동작하여 위상을 고정시키는 위상고정루프를 제안하였다. 집적화를 위해서 단

일 커패시터를 사용하더라도 2차 루프필터를 사용한 것 과 같은 효과를 내는 제안된 위상고정루프를 사용하여 안정성을 확보하였다.

References

- [1] Z. Yang, Z. Tang, and H. Min, "A fully differential charge pump with accurate current matching and rail-to-rail common-mode feedback circuit," in Proc. ISCAS, 2008, pp. 448-451.
- [2] M. S. Hwang, J. Kim, and D. K. Jeong, "Reduction of pump current mismatch in charge pump PLL," Electron. Lett., vol. 45, no. 3, pp. 135-136, 2009.
- [3] S. Cheng et al., "Design and analysis of an ultrahigh-speed glitch-free fully differential charge pump with minimum output current variation and accurate matching," IEEE Trans Circuits Syst. II, Exp. Briefs, vol. 53, no. 9, pp. 843-847, Sep. 2006.