공통모드 노이즈 저감을 위한 전력전자모듈

전력 전자 시스템 내의 전도성 노이즈는 반도체 스위칭 소자의 고속 동작에 큰 영향을 받는다. 특히 실리콘 카바이드 (SiC) 등의 신소재 반도체 소자 (wide band-gap device, WBG device) 특유의 고속 dv/dt 특성이 전력전자모듈 (power electronics module, PEM) 내의 기생 용량 (parasitic capacitance)에 인가될 경우 상당한 전도성 노이즈의 원인이 되므로 이를 해결할 필요가 있다. 본 논문에서는 유전율이 낮은 재료를 PEM 내부에 사용함으로써 기생 용량을 줄이고, 따라서 공통 모드 전류의 발생 또한 최소화할 수 있는 설계를 제안한다. 제안된 PEM 설계 기법은 외부 필터를 필요로 하지 않으며, PEM 내의 스위칭 소자-방열 소자간 열저항 (thermal resistance)를 증가시키지 않으면서도 기생 용량을 최소화하여 노이즈를 억제한다. 제안된 방법으로 제작된 PEM을 1 kW 출력 100 kHz 스위칭 주파수의 강압형 dc-dc 컨버터에 적용하여 공통모드 전도성 전류가 줄어듬을 증명하였다.