

듀얼 벡 멀티레벨 컨버터의 일반화된 회로구성

최 남 섭

전남대학교 전기전자통신컴퓨터공학부

Generalized Circuit Topology of Dual Buck Multilevel Converter

Nam-Sup Choi

Division of Electrical, Electronic Communication and Computer Engineering

ABSTRACT

본 논문에서는 듀얼 벡 멀티레벨 컨버터의 일반화된 회로구성을 제안한다. 기존의 멀티레벨 컨버터는 스위칭 상태 전환시 암(arm)의 단락을 의미하는 쏘트-스루(shoot-through) 문제가 존재하므로 데드 타임이 필수적으로 요구되지만 제안되는 듀얼 벡 멀티레벨 컨버터에서는 이러한 문제점이 해결된다. 본 논문에서는 시뮬레이션과 실험을 통하여 제안되는 듀얼 벡 멀티레벨 컨버터의 효과와 유효성을 검증한다.

1. 서 론

데드 타임(dead time)은 기존의 전압원 인버터/컨버터에서 스위칭 상태 전환시 암(atm)의 단락을 의미하는 쏘트-스루(shoot-through)를 피하기 위하여 필수적으로 요구된다.^[1] 이러한 데드 타임은 인버터/컨버터의 동작에서 출력 전압이나 전류 파형의 손실과 왜곡을 가져오고 결과적으로 전체 인버터/컨버터의 효율을 잠식하는 원인이 된다. 이러한 데드 타임 문제를 해결하기 위하여 출력 전압의 손실을 보상하도록 게이트 드라이버 신호를 조절하기도 한다. 데드 타임 문제를 해결하기 위한 다른 접근 방법으로는 듀얼 벡 컨버터(dual buck converter)와 같이 회로적으로 커뮤테이션 동안 쏘트-스루를 피하도록 설계하는 방법이 있다. 듀얼 벡 컨버터는 암의 ac 측 전류의 방향을 센싱하여 ac 측 전류의 방향에 따라 동작하는 각각의 암을 갖고 이들 각각의 암은 별도의 인덕터로 연결되어 쏘트-스루 문제를 갖지 않도록 설계된다.

듀얼 벡 컨버터에 대한 기존의 연구는 주로 2-레벨 컨버터에 대하여 이루어져 있고 2-레벨 이상의 멀티레벨 컨버터 구조에 대하여는 그동안 일반화된 회로구성이 없다가 최근 본 논문의 저자에 의하여 NPC(neutral-point clamped) 타입의 멀티레벨 컨버터에 대하여만 제안된 것을 찾아볼 수 있다. 이 논문에서는 NPC 타입의 듀얼 벡 멀티레벨 컨버터에 대한 논의를 확장하여 TNPC나 MNPC와 같은 다른 타입의 멀티레벨 컨버터에 대하여도 일반화된 듀얼 벡 멀티레벨 컨버터의 회로구성을 제안한다. 제안되는 듀얼 벡 멀티레벨 컨버터는 n-상 m-레벨의 일반적인 회로구성이 가능하지만 설명과 이해의 편의를 위하여 하프브리지 타입의 회로구성을 예로 들어 설명하기로 한다.

2. NPC 타입의 듀얼 벡 멀티레벨 컨버터




그림 1 NPC 타입 : (a) 기존의 멀티레벨 컨버터, (b) 듀얼 벡 멀티레벨 컨버터

Fig. 1 NPC type : (a) conventional multilevel converter, (b) dual buck multilevel converter.

2.1 NPC 듀얼 벡 멀티레벨 컨버터의 회로 구성

그림 1(a)는 기존의 멀티레벨 컨버터를 나타낸다. 그림 1(a)에서 $i_o > 0$ 일 때 하측 IGBT (즉, $Q_5 \sim Q_8$)와 하측 브랜치 다이오드 (즉, D_6, D_7, D_8)는 어떠한 스위칭 상태에서도 전혀 도통하지 않는다. 또 하측 IGBT의 내부 다이오드는 $v_o = V_5$ 의 스위칭 상태일 때만 도통한다. 그러므로 $i_o > 0$ 일 때 $Q_5 \sim Q_8, D_6, D_7, D_8$ 는 제거되어도 컨버터의 동작에는 아무 영향이 없고 하측 IGBT의 내부 다이오드는 그림 1(b)에 보인 D_4 다이오드로 대체될 수 있다. 마찬가지로 $i_o < 0$ 일 때 상측 IGBT (즉, $Q_1 \sim Q_4$)와 상측 브랜치 다이오드 (즉, D_1, D_2, D_3)는 어떠한 스위칭 상태에서도 전혀 도통하지 않으며, $Q_1 \sim Q_4$ 와 D_1, D_2, D_3 는 제거되어도 컨버터의 동작에는 아무 영향이 없다.

그림 1(b)에서 $i_{op} > 0$ 일 때 동작하는 회로(IGBT $Q_1 \sim Q_4$, 다이오드 $D_1 \sim D_4$)를 PCU(positive current unit)라고 하고 $i_{on} > 0$ 일 때 동작하는 회로(IGBT $Q_5 \sim Q_8$, 다이오드 $D_5 \sim D_8$)를 NCU(negative current unit)라고 부르기로 한다.

PCU와 NCU는 쏘트-스루 단락 전류를 제한하는 인덕터 L_p 와 L_n 으로 연결되며 모든 IGBT의 내부 다이오드는 어떠한 스위칭 상태에서도 도통하지 않음에 유의한다.

2.2 듀얼 벡 멀티레벨 컨버터의 제어 방법

듀얼 벡 멀티레벨 컨버터를 제어하는 방법은 전사이클 제어(full cycle control)와 반사이클 제어(half cycle control)의 2가지 방법이 있다. 전사이클 제어하는 경우 각 IGBT의 스위칭 테이블은 기존의 5-레벨 컨버터의 경우와 같으며 출력전류의 방향에 관계없이 동작한다. 반면에 반사이클 제어하면 PCU와 NCU가 i_o 의 전류의 방향에 따라 반 사이클 동안씩만 동작하며 출력전류의 방향을 센싱할 필요가 있다. 표 1은 반사이클 제어시의 스위칭 테이블을 나타낸다.

표 1 반사이클 제어시의 스위칭 테이블 (0=오프, 1=온)
Table 1 The switching table for half-cycle control (0=off, 1=on)

i_o	Q_1	Q_2	Q_3	Q_4	Q_5	Q_6	Q_7	Q_8	v_o
$i_o > 0$	1	1	1	1	0	0	0	0	V_1
	0	1	1	1	0	0	0	0	V_2
	0	0	1	1	0	0	0	0	V_3
	0	0	0	1	0	0	0	0	V_4
	0	0	0	0	0	0	0	0	V_5
$i_o < 0$	0	0	0	0	0	0	0	0	V_1
	0	0	0	0	1	0	0	0	V_2
	0	0	0	0	1	1	0	0	V_3
	0	0	0	0	1	1	1	0	V_4
	0	0	0	0	1	1	1	1	V_5

듀얼 벡 멀티레벨 컨버터를 반사이클 제어할 때 i_o 가 0 근처일 때는 측정의 모호성 때문에 PCU와 NCU 가운데 어느 것이 동작해야 할지 모호한 경우가 있다. 이러한 문제를 해결하기 위하여 그림 2(a)에서처럼 $I_{LB} < i_o < I_{UB}$ 인 경우는 전사이클 제어를 하고 $I_{UB} < i_o$ 이거나 $i_o < I_{LB}$ 인 경우는 반사이클 제어를 하는 방법을 사용한다.




그림 2 (a) 전류의 밴드폭 (b) 캐리어와 기준파형 (c) 게이트 드라이버 신호를 발생하기 위한 블록도
Fig. 2 (a) Current band (b) carrier and reference waveforms (c) block diagram for generating gate driver signals.

그림 2(b)는 듀얼 벡 5-레벨 컨버터의 PWM 게이팅 신호를 발생하기 위한 단일 캐리어 신호(v_{tri})와 4개의 기준파 신호($v_{tr1}, v_{tr2}, v_{tr3}, v_{tr4}$)를 나타낸다. PWM을 위한 기준파 신호가 v_{oref} 라고 할 때, $v_{tr1} = v_{oref} - 0.5$, $v_{tr2} = v_{oref}$, $v_{tr3} = v_{oref} + 0.5$, $v_{tr4} = v_{oref} + 1$ 과 같다.

그림 2(c)는 게이팅 신호를 발생하기 위한 블록도를 나타낸다. 여기서 PCU를 위한 게이팅 신호(g_1, g_2, g_3, g_4)는 $g_p = 1$ 일 때는 통과하지만 $g_p = 0$ 일 때는 차단된다. 마찬가지로 NCU를 위한 게이팅 신호(g_5, g_6, g_7, g_8)는 $g_n = 1$ 일 때는 통과하지만 $g_n = 0$ 일 때는 차단된다. 따라서 $g_p = 1, g_n = 1$ 이 되는 경우 즉 $I_{LB} < i_o < I_{UB}$ 일 때는 PCU와 NCU가 동시에 동작하여 듀얼 벡 컨버터는 전사이클 제어된다.

3. MNPC 타입의 듀얼 벡 멀티레벨 컨버터

그림 3은 TNPC(T-type neutral point clamped) 타입과 MNPC(mixed voltage neutral point clamped) 타입의 듀얼 벡 멀티레벨 컨버터를 나타낸다. 그림 3의 (a)와 (b)에서 $i_o > 0$ 일 때 IGBT $Q_5 \sim Q_8$ 과 다이오드 D_1, D_5, D_6, D_7 은 어떠한 스위칭 상태에서도 전혀 도통하지 않는다. 또 $i_o < 0$ 일 때 IGBT $Q_1 \sim Q_4$ 와 다이오드 D_2, D_3, D_4, D_8 은 어떠한 스위칭 상태에서도 전혀 도통하지 않는다.




그림 3 멀티레벨 컨버터: (a) TNPC 타입 (b) MNPC 타입
Fig. 3 Multilevel converter (a) TNPC type (b) MNPC type




그림 4 제안된 TNPC/MNPC 타입 듀얼 벡 멀티레벨 컨버터
Fig. 4 Proposed TNPC/MNPC type dual buck multilevel converter

그림 4는 i_o 의 전류 방향에 따라 동작하는 회로의 상태에 따라 PCU와 NCU를 분리한 제안된 TNPC/MNPC 타입 듀얼 벽 멀티레벨 컨버터 회로를 나타낸다. PCU와 NCU는 쏘-스루 단락 전류를 제한하는 인덕터 L_p 와 L_n 으로 연결된다. 그림 4의 듀얼 벽 멀티레벨 컨버터에서 모든 IGBT의 내부 다이오드는 도통하지 않음에 유의한다.

제안된 TNPC/MNPC 타입 듀얼 벽 멀티레벨 컨버터도 NPC 타입의 경우와 마찬가지로 전사이클 제어와 반사이클 제어가 가능하며 스위칭 테이블도 완전히 서로 일치한다. 따라서 그림 2에 제시된 게이팅 신호 발생 블록도를 그대로 사용할 수 있다.

4. 실험 결과

제안된 듀얼 벽 멀티레벨 컨버터의 동작을 확인하기 위하여 NPC 타입의 듀얼 벽 5-레벨 컨버터를 제작하고 실험을 수행하였다. 실험에 사용된 회로의 파라미터는 다음과 같다. 즉, 120 V의 dc-link 전압($V_s=30$ V), $L_p=L_n=80$ μ H, R-L 부하 ($R=10$ Ω , $L=4$ mH)이고 진폭변조비수 $m_i=0.8$, $I_{UB}=0.1$ A, $I_{LB}=-0.1$ A, 스위칭 주파수는 10 kHz이다.




그림 5 실험 파형(i_o : 5A/div, i_{on} : 5A/div, 5 msec/div)
Fig. 5 Experimental waveforms (i_o : 5A/div, i_{on} : 5A/div, 5 msec/div)




그림 6 실험 파형(100V/div, 5A/div, 5 msec/div)
Fig. 6 Experimental waveforms (100V/div, 5A/div, 5 msec/div)

그림 5는 출력전류 i_o , 출력 전류 i_o 의 부호, 밴드 검출 신호 $g_p \cdot g_n$, NCU 전류 i_{on} 의 실험 파형을 나타낸다. 밴드 검출 신호 $g_p \cdot g_n=1$ 인 동안은 반사이클 제어, $g_p \cdot g_n=0$ 인 동안은 전사이클 제어를 하며 출력전류는 0 근처에서 왜곡이 없이 잘 동작함을 확인할 수 있다. 그림 6은 출력전압 v_o , 출력전류 i_o , PCU 전류 i_{op} , NCU 전류 i_{on} 의 실험 파형을 나타낸다. 그림 6에서 보듯이 듀얼 벽 5-레벨 컨버터는 5-레벨의 출력 상전압을 발생하고 출력전류는 각각 반 사이클 동안 i_{op} 와 i_{on} 으로 구성됨을 확인할 수 있다.

5. 결론

본 논문에서는 NPC 타입의 듀얼 벽 멀티레벨 컨버터와 TNPC/MNPC 타입의 듀얼 벽 멀티레벨 컨버터의 일반화된 회로구성을 제안하였다. 제안된 멀티레벨 컨버터는 PCU와 NCU 사이에 삽입된 인덕터에 의하여 쏘-스루(shoot-through) 문제를 제거할 수 있고 따라서 데드 타임 없이 동작할 수 있다는 장점이 있다. 본 논문에서는 실험을 통하여 제안되는 듀얼 벽 멀티레벨 컨버터의 효과와 유효성을 검증하였다.

이 논문은 2017년도 정부(교육부)의 재원으로 한국연구재단의 지원을 받아 수행된 기초연구사업임 (No. NRF-2017R1D1A3B03030786)

참고 문헌

- [1] Lewicki, A., "Dead-time effect compensation based on additional phase current measurements," *IEEE Trans. Ind. Electron.*, vol. 62, no.7, pp. 4078 - 4085, 2015.
- [2] Sun, P., Liu, C., Lai, J. -S., Chen, C. -L. and Kees, N., "Three-phase dual-buck inverter with unified pulsewidth modulation," *IEEE Trans. Power Electron.*, vol.27, no.3, pp. 1159 - 1167, 2012.
- [3] E.-C Lee, N.-S. Choi, H.-J. Kim, "Neutral-point clamped n-level multilevel converter without dead time and shoot-through problem", *Electronics Letters*, Volume 53, Issue 15, p. 1066 - 1067, 20 July 2017.
- [4] Nam-Sup Choi, "MNPC type multilevel inverter without dead time", Korea Patent, Patent Number 10-1712445, Registration Date 27 Feb, 2017.