

## Frequency Counter의 試作

金 惠 鎭\* · 金 憲 珪\*\*

## 1. 序 論

交流에 있어서 正確한 周波數를 測定한다고 하는 것은 大端히 重要的 測定中の 하나임은 再論을 要하지 않을 것이다. 周波數 測定에 있어서 實際로 使用되는 方法은 被測定周波數의 範圍와 要求하는 精密度에 따라서 여러가지 方法이 있으나 大別하여 analog 方式과 digital 方式의 두 가지로 나눌 수 있다. 從來 多用된 analog 方式은 可聽周波數와 같은 낮은 周波數에서는 그 利用이 大端히 不便할 뿐만 아니라 높은 周波數範圍에 있어서도 精密히 calibration된 inductor나 capacitor를 使用하지 않는 限 高精密의 周波數測定이 어려운 것임은 周知의 事實이다. 結局 아래는 1c/s로 부터 위로는 meter 波의 領域에 이르기까지 廣範圍하고 精密하게 利用될 수 있는 方法은 digital 方式이다. Frequency convertor와 的 結合으로 centimeter 波의 領域까지도 利用될 수 있는 이 digital 方式 即 計數方式은 여기에 使用되는 timer의 精密度가 높은 것을 利用할 수만 있다면 周波數測定精密度를 極度로 높일 수 있는 것이다. 이 方式은 또 1秒 以上の 長時間計數를 할 수 있으므로 1/1000cycle 또는 그 以上の 精密測定도 可能한 것이 長點이다. timer用 標準時間은 普通 數 KC~數MC의 crystal oscillator를 動作시켜 이를 分周回路로 周波數를 數 10c/s程度로 낮추어서 이를 10進 또는 60進回路等을 利用하여 計數하고 이에 依하여 被測定信號의 通過經路中에 있는 gate circuit를 動作시켜 計數時間을 選擇하는 것이다. 今般 試作한 counter에 使用된 timer는 그의 time standard를 crystal oscillator(transistorized)의 60 cps 出力에 基準하고 있으며, 이의 電源電壓變動에 對한 周波數偏差는 6 내지 14[V]에 걸쳐서 거의 零이며, 또한 溫度에 對한 偏差도 室溫近傍에서 거의 無視할 수 있을 程度이다. 이것으로부터 얻은 一秒의 精密度는  $10^{-5}$  秒까지 保證되고 있다. 被測信號의 計數回路는 雙三極管 12AU7를 使用한 decade counter를 利用했으며 이것을 6個 直列接續해서 最高可測周波數가 100Kc/s, 總計數  $10^7$ 까지 可能하였다. Decade-counter에는 入手容易한 neon lamp NE-2를 使用하였다.

## 2. Timer

一般적으로 雙安定點을 갖는 回路는 2進計數의 能力을 갖고 있음은 既知의 事實이다. 그 代表的인 것이 Multi-vibrator 中の binary 回路이다. 이 binary를  $n$ 段으로 從續接續하던  $2^n$  進計數 即  $2^n$ 個의 入力으로서 1個의 出力을 얻게 할 수 있다. 바꾸어 말하면  $1/2^n$  分周回路를 만들 수가 있다.

우리가 日常으로 使用하는 進法은 10進法을 爲始해서 12進法, 60進法 等이며 其外 必要에 따라서 여러가지 進法을 使用하고 있다. 그런데 2進回路로서 任意의 進法을 可能하게 할 수 있다. 即 feed-forward와 feed-back 로서 可能하다. 여기서는 feed-back에 關해서만 取扱하겠다. 지금 計數比가  $a$ 인 回路를 얻으려면 binary를 從續接續시켜 그것의 計數比  $b$ 가 所要 計數比보다 크면서 가장 가깝도록 段數를 定한다. 即  $b > a$ .

一般적으로  $n$  段의 binary 回路에 있어서  $n$  段에서  $m$  段으로 feed back 시킬 때 飛躍하는 binary의 state의 數  $S$ 는 
$$S = 2^{n-m} \quad (1)$$

但  $m : n^{\text{th}}$  段을 基準으로 feed back 받은 段의 位置. 即  $2^{n-1}$  個의 入力이 들어 왔을 때 binary들의 state는  $2^{n-1}$  일 때의 state로부터  $2^{n-1} + 2^{n-m}$  때의 state로 飛躍하게 된다. 그래서  $2^n$  個의 入力으로 1個의 出力을 내는 回路가  $2^n - 2^{n-m}$  個의 入力으로서 1個의 出力을 내는 回路가 된다. 即 計數比  $2^n$ 의 回路가 第  $m$  段으로의 feed-back 으로서 計數比  $2^n - 2^{n-m}$ 인 計數回路로 變換한 것이다. 따라서 所要의 計數比를 갖는 計數回路를 몇 차례의 feed-back으로 얻을 수가 있다.

本 製作에 있어서 time standard는 序論에 言及한 가와 같이 crystal oscillator(type: TCO-1P, output frequency: 60 cps Toyo Communication Equipment Co, Ltd, Japan)를 使用하여 이 signal을 count 해서 1 sec, 10 sec, 100 sec의 time signal을 얻었다. 따라서 이러한 time signal을 얻는데 scale of 60과 scale of 10 回路를 使用하였다. 먼저 scale of 60 circuit는 다음과 같이 얻을 수 있다. Binary를 6個段 從續接續하면 計數比가 64이다. 여기서 4個의 state를 飛躍시키면 60進回路로 할 수 있다. 式 (1)에서  $S=4$ 로 하려면

\* \*\* 原子力研究所 電子工學研究室 · 正會員

$m=4$  이면 된다. 卽 그림.1 에서와 같이 第 6 段에서 第 3 段으로 feed-back시키면 된다.




그림 1. Blocking diagram of 'scale of 60.

그런데 binary는 2個의 transistor element(또는 眞空管)로 되어 있으므로 2個中 어느 쪽에 feed-back시키는 가 하는 것인데 이는 그 feed-back signal로 state를 逆






그림 2. Blocking diagram of scale of 10



(a) Scale of 60

그림 3. Scale of 60 & 10



(b) Scale of 10

할 수 있다. 첫째는 그림 2 (a)에 보인 바와 같이 第 4 段에서 第 3 段 및 第 2 段으로 feed back 시키는 경우와 둘째는 同圖(b)에서와 같이 第 4 段에서 第 3 段으로 또한 第 3 段에서 第 2 段으로 feed back 시키는 경우이다. 實際 回路製作에 있어서 첫째 방법은 한 binary에서 2 個의 feed back signal을 pick up 하므로 動作上 不安定한 點이 있다.

以上과 같이 scale of 60 回路와 2 個의 scale of 10 回路로서 crystal oscillator 出力 60cps를 count down 시켜 1, 0.1, 0.01 cps의 time signal을 얻었다. 이 回路를 圖示하던 그림 3 과 같다.

以上的 signal로서 gate를 動作시키면 連續的으로 gate가 ON OFF 되므로 gate가 選擇된 時間(1sec, 10sec, 100sec)만 動作하게 하기 爲해서 다시 2 段의 binary를 使用하였다.




그림 4. Block diagram of gate and time selecting circuit

그림 4 에서 time signal은 gate 1 을 거쳐 binary 回路에 들어간다. Binary 는 左側 element가 OFF, 右側 element가 ON state로 reset되어 있으므로 첫 time signal로서 binary 1의 右側 1b의 電壓으로서 gate 2를 열




사진 1. Timer 및 crystal oscillator

이준다. 다음 둘째 入力이 들어오면 1b는 OFF-state가 되어 gate 2를 닫는 同時에 B1에서 B2로 入力이 들어가 B2의 state를 逆轉시킨다. 이 때 B2a의 ON state의 電壓으로서 gate 1을 닫는다. 卽 time signal 2 個의 間隔동안만 unknown signal이 gate 2를 通過한다. 이로서 time signal의 選擇으로 1sec, 10sec, 100sec間 count 할 수가 있다.

以上과 같이 해서 設計된 回路는 그림 5 와 같으며 全 timer 回路의 實物을 사진 1 에 보인다.





그림 5. Gate circuit


### 3. 10進計數 回路

計數回路에는 여러가지 방식이 있으나 10進回路로서 가장 代表的인 것은 4 個의 binary의 縱續接續으로 된 16 進回路에서 feed back에 依하여 10進回路로 줄이는 방식이다. feed back을 시키기 前의 16進計數回路의 blocking

diagram을 그림 6 (a)에 圖示하였다. 그리고 이 16進計數 回路의 入力 및 各段 出力 pulse의 波形은 그림 7에 圖示한 바와 같다. 여기서 보는 바와 같이 2<sup>n</sup> 進計數 回路는 2<sup>n</sup> pulse마다 한 個의 pulse를 내주는 回路이므로 結局 1/2<sup>n</sup>의 pulse divider라고 볼 수 있다. 그림 6 (a)의 16 進回路에 2 回의 feed back을 시켜 10進回路로 만



(a) 16進計數回路



(b) 10進計數回路

그림 6. (a) 16進計數 回路的 block diagram  
(b) 10進計數 回路的 block diagram

든 것이 그림 6 (b)의 block diagram 이다. 이의 實際 回路는 그림 8에 圖示한 바와 같으며 各段에서의 入力 및 出力波形은 그림 9에 圖示하였다. 이 그림에서 (a)




그림 7. 16進計數 回路的 入力 및 出力波形

는 첫번째 binary에 들어가는 入力波形 (b) 및 (c)는 이 binary의 두 陽極電壓波形이다. (c)가 첫번 binary의 出力波形으로서 矩形波인데 다음 binary를 trigger 하기




그림 8. 10進計數 回路

爲하여 微分한 波形은 (d)圖와 같다. 이것은 (a)의 入力 pulse數의 꼭 1/2에 該當된다. 上述한 바와 같이 binary B1은 單純한 1/2分周回路이나 그 다음 binary 들은 2개의 feed back loop를 가지고 있기 때문에 B1과는 動作이 다르다. 卽 binary B3의 左側 B3b로부터

B2a로부터 B4b로부터 B3b로 각각 2회 feed-back 시킴으로서 16進回路가 10進回路로 되는 原理는 아래의 같이 說明할 수 있다. Feed-back pulse는 이것을 받는 點의




그림 9. 그림 6 (b)의 各 binary의 陽極波形

狀態를 逆轉시키는 것이다. 그림 8에서 各 binary의 左側을 a, 右側을 b 라고 表示하고 input pulse를 하나도 받아 들이지 않은 狀態에서 B1a, B2a, B3a 및 B4a는 off 狀態이고, B1b, B2b, B3b 및 B4b는 on 狀態라고 하면 첫번째 input pulse에 依해서 B1a는 on, B1b는 off 狀 態로 바뀌었다가 2번째 input pulse에 依해서 다시 B1a는 off, B1b는 on 狀態로 復歸되면서 output pulse를 하나 낸다. 3번째 pulse에 依해서 binary B1의 狀態는 다시 逆轉되었다가 4번째 input pulse에 依해서 B1은 原狀復 舊되고 B2a는 다시 off로 돌아간 것을 그 直後 B3b로부터 온 feed back pulse로 말미암아 on으로 바뀌어 結局 이 狀態에서 머무르게 된다. 또 6번째의 input pulse 때에는 B3b가 on으로 막 逆轉된 것을 B4a로부터의 feed-back pulse에 依하여 off로 돌려 보내고 off 狀態로 남게 된다. 이와 같이 하여 2회의 feed-back 作用으로서 10번째의 input pulse에 依하여 卽 binary는 最初의 狀態로 돌아가고 B4b로부터 한개의 output pulse가 나오는 것이다. input pulse의 各瞬間의 各 binary의 狀態變化 및 feed-back에 依한 不變狀態의 波形을 그림 9 (e), (f), (h), (i)에 圖示하였다. 計數의 指示는 그림 10에 圖示한 바와 같이 1~10까지의 pulse에 對하여 off와 on 狀態에 있는 眞空管의 陽極電壓差에 依하여 neon管을 點火시켜 指示할 수 있다. Neon 管의 接續은 그림 8과 같이 0~8 사이의 偶數管을 binary B1a 위 plate에 1~9 사이의 奇數管은 b1a의 plate에 220KΩ resistor를 거쳐 接續하고, A, B, C, D, E 點의 電壓差變動에 따라서 點火되는 neon 管이 決定된다. A, B, C, D, E의 各點의 電壓은 80V, 95V 및 136V의 3가지 狀態中의 어느 狀態

엔가 있게 되며 가장 낮은 80V 일 때 neon 管이 點火 된다. 그리고 0 과 1, 2와 3, 4와 5, 6과 7, 8과 9는 同一點에 接續되어 있으므로 이中 어느 便이 點火되는




그림 10. Neon管 點火用 電壓의 變動 및 點火時間

나 하는 것은 B<sub>1</sub>의 어느 便이 off 되는가에 따른다. 이에 따라서 그림 8의 X,Y 中 높은 쪽이 點火된다. 이 回路의 reset는 그림에서 보는 바와 같이 各 binary의 右側 grid resistor의 接地된 쪽을 瞬間적으로 B<sub>1</sub> 電壓에 接續시켜 줌으로서 數字로는 0의 狀態, binary들은 모두 左側이 off된 狀態로 돌려 보낼 수 있다.

말므로 이 回路의 實際製作上 留意할 點을 들어 보면 먼저 neon 管의 選擇이다. 우리나라 市中에서 가장 손쉽게 求할 수 있는 것은 NE<sub>2</sub>型 neon 管인데 이 neon 管의 着火電壓이 45~90V 사이에서 여러가지로 값이 틀려서 回路自體는 잘 動作해도 指示가 틀리는 境遇가 많으므로 되도록 55V 程度의 均一한 着火特性을 가진 것

만을 잘 選擇하여 使用하는 것이 좋다. 各 binary가 正常動作을 하더라도 neon 管에 걸리는 電壓差가 그림에 表示한 값에 가깝지 않으면 誤指示가 매우 잘 일어나므로 各點의 電壓을 正確히 維持하기 爲해서 bias 抵抗이나 負荷抵抗 등은 許容差 5% 以內의 正確한 것을 使用해야 한다. tube에서 發生하는 熱이 많으므로 cathode bypass condenser를 tubular condenser로 쓰는 것을 避하고 ceramic condenser를 쓰는 것이 좋다. 眞空管은 5963 또는 12AU7이 適當하며 위와 같은 回路方式으로 100Kc/s 까지는 無難히 計數할 수 있다. 이번에 製作한 decade counter 1個의 實物寫眞은 사진 2와 같다. 이와 같은 것을 6個使用하여 10<sup>7</sup> counts까지 할 수 있도록 製作하였다.




사진 2. 10進計數 回路 1個의 實物 寫眞

4. 其他回路

試作한 frequency counter의 全回路는 그림 11에




그림 11. Precision frequency center의 全 回路圖

圖示한 바와 같이 timer circuit 만은 複雜을 避하기 위하여 block 로 表示하였다.  $V_1$ 은 schmitt trigger circuit 로서 pulse 計數時에는 必要치 않으나 sinewave signal을 計數할 때는 이를 square wave 로 變換시키는 回路이다. 入力電壓이 없을 때 이 schmitt trigger circuit의 cathode 電壓은 92V이고 左側 plate 및 grid의 電壓은 184V와 90V이고 右側 plate와 grid의 電壓은 260V와 70V로서 input signal이 없는 狀態에서는 左側 triode는 恒常 conduct, 右側 triode는 cutoff 狀態에 있다. Sine wave signal이 들어 오면 正의 半週期동안은 右側 triode를 더욱 conduct 시킬 뿐 狀態의 轉移가 일어나지 않으나 負의 半週期동안은 그렇지 않다. 即 negative input signal이 充分히 커서 左側 triode를 cutoff 시키면 右側 triode는 反對로 conduct 된다. Input sine wave가 減少하여 cutoff 以內로 들어오면 다시 처음 狀態로 轉移되어 原狀復舊된다. 그러므로 output square wave의 pulse 幅은 input sine wave의 負의 半週期中에서 左側을 cutoff 시키고 있는 時間과 같게 된다. 이렇게 하여 1週期的 sine wave는 1個의 negative pulse를 내는데 이 回路에서 나온 output pulse의 rise time은 約  $0.5\mu\text{sec}$  程度로서 充分히 짧고 電壓은 80V 程度이다. 이 出力은 voltage divider에 依하여 約 1V로 減衰시켜 微分하여 timer의 signal gate로 들어가는데 이 때 timer gate의 入力는 5V(p.p) 以上 되던 gate 役割을 하지 못하고 또 入力 level이 너무 낮으면 S/N 比가 나빠져서 正確한 計數가 困難하므로 約 1V로 定하였다. timer gate自體도 一種의 common emitter amplifier 이므로 이 gate output도 約 5V(p.p)로서 decade counter를 trigger 하기에는 不充分하다. 그러므로  $V_2$ 에 依하여 電壓增幅하여 이로서 decade counter를 直接 trigger 할 수도 있으나 다음 理由때문에 또 하나의 schmitt trigger circuit  $V_3$ 를 여기저기 넣었다. 即 첫째로 timer gate의 output pulse는 充分히 좋지 못하고 이를  $V_2$ 에 依하여 增幅한 波型은 더욱 나빠지고 rise time도 增幅段을 거듭하는 동안 길어지므로 이의 微分된 pulse가 過度하게 減衰된다. 둘째로 rise time이 大端히 빠른 pulse를 높은 利得으로 增幅하기가 困難하다. 높은 利得의 增幅을 시키면 gate 入力側에서의 noise도 增幅되어 decade counter를 trigger 할 念慮가 있다는 點들이다.  $V_3$ 에 依한 第2의 schmitt trigger circuit로부터 나오는 output pulse는 rise time이  $1\mu\text{sec}$  程度 電壓이 90V(p.p)로서 이를 微分하여 decade counter를 trigger 하는데 充分하다. 그림 11의 D-1에서 D-6까지는 decade counter에 接續되는 socket 로서 D-1에서의 output pulse는 D-2로 D-2의 output pulse는 다시 D-3

로 이런 順序로서 D-6까지 trigger 하게 되어 있다.

끝으로 crystal oscillator 및 timer 回路用 -12V 直流 安定電壓에 對하여 記述하려 한다. 負荷電壓  $E_L$ 은 zener breakdown voltage  $V_R$ 과 抵抗  $R_1, R_2$ 에 依하여  $E_L = V_R \left(1 + \frac{R_2}{R_1}\right)$  로서 주어진다. 이 回路은 매우 簡單한 直列型 定電壓回路로서 基準電壓은 zener diode RD7의 breakdown voltage 12V를 利用하고 있다.  $501\Omega$  및  $10K\Omega$  variable resistor는 電壓檢出 bridge 回路로서 萬一 load voltage가 上昇하면 transistor 2N706은 NPN 型이므로 base 電壓이 emitter에 對하여 正의 電壓이 적어져 collector current가 減少한다. 이 collector current는 control transistor인 2N255의 base current이므로 이것이 減少하면 2N255 transistor의 collector current 即 負荷電流도 減少하여 負荷에 걸리는 電壓을 一定하게 維持한다. 이 回路의 voltage regulation 特성은 入力電壓變動 10V에 對하여  $\pm 0.5V$  程度로 할 수 있다. Ripple은  $1mV$  以內이며 output impedance는 數  $\Omega$  程度로서 充分히 적다.

#### 4. 結 論

精密한 周波數 測定에 있어서 精密度에 關係되는 가장 重要한 部分은 timer이다. 또 timer의 精密度和 安定度는 水晶發振子の 發振周波數의 安定度에 달려 있다. 試作에 使用한 水晶發振子の 周波數 安定度는 溫度變化  $-10^\circ\text{C} \sim 55^\circ\text{C}$ 에 對하여  $\frac{\Delta f}{f}$ 가  $\pm 3.79 \times 10^{-5}$ 이며 電壓變動 3~14V에 對해서  $\pm 0.5 \times 10^{-5}$  程度이다. 이 보다 더 安定性을 높이기 爲하여 恒溫槽에 水晶發振子를 넣으면 앞의 frequency deviation에서  $10^{-2}$  order 만큼 더 높일 수 있다. 그러면 結局  $\frac{\Delta f}{f}$ 는  $10^{-7}$  order 가 되므로 數 10mc 範圍의 周波數測定에도 充分한 安定度를 保障할 수 있다고 생각한다. 다음 signal frequency의 計數 및 指示回路 即 decade scaler 回路은 數 10mc 範圍까지 測定範圍를 높으려면 high speed switching transistor에 依存하여야 하며 眞空管式 計數器로서는 이 周波數帶에서의 直接計數는 어렵다. 結局 試作에 使用한 timer와 high speed switching transistor에 依한 decade scaler와의 結合으로 數 10mc 帶의 小型의 精密級 frequency counter의 製作可能性이 本試作을 통하여 充分히 立證되었다고 생각한다. 끝으로 말하고 싶은 것은 crystal oscillator 自體를 國產化하는 問題인데 이中 가장 重要한 것이 crystal이다. 이는 相當한 精密工程을 要하는 것으로서 急速한 國產化가 要請된다.

#### 參 考 文 獻

1. 川上正光, 電子回路: 第15章, 共立出版, 日本, 1958
2. 安秀吉, 金憲任: High Power Pulse Source, 電氣學會誌, Vol.11, p.14, 10月, 1963

(1964年 11月 16日 接受)