

Digital 電子計算機의 鐵心原理

張 文 官*

1. 序 論

矩形 Hysteresis Loop 를 갖고 있는 磁性材料의 環狀 鐵心(Toroidal Core)은 論理回路網(Logic Circuitry)의 記憶體(Memory Switching)로 널리 使用되고 있다. 基本的 環狀鐵心體의 幾何學의 變化를 利用하여 多通路論理器(Multipath Logic Device)의 多孔鐵心(Multiaperture Core)略하여 MAC 라 함)을 設計할 수 있으며 磁性體와 連結線을 使用하여 全體 論理體係를 推理할 수 있다.




그림 1. 多孔鐵心의 種類

2. 鐵心의 特性

MAC의 크기는 必要한 結線까지 하여 높이 約 1.5mm, 外部直徑 約 9.5mm 程度이며 일원짜리 銅錢보다 더 작다. MAC는 어떤 뚜렷한 電流의 增減變動없이 -50°C 부터 100°C 까지 使用된다. 이 鐵心의 Bit Rate는 100부터 250kcps이며, 100kcps에서 Bit當 約 300mw를 消耗한다.

萬一 Input 가 끊어졌을때 Rewrite 回路網을 除外하고는 磁氣狀態를 잃거나 或은 變化하지 아니하기 때문에 Readout 는 지어지지 아니한다.

MAC를 動作시키는데 있어 大端히 薄은 回路網을 必要로. 하기 때문에 回路部品의 故障을 最少로 하고 整備

를 쉽게 할 수 있다. 長時間에 걸친 動作에도 이를 鐵心은 아무 變質이 나타나지 아니한다. 즉 다시 말하여 많은 信賴度를 갖고 있다고 할 수 있다.

3. 基本原理

MAC周圍에 생기는 磁束에 關한 基本法則은 다음 다섯으로 나타낼 수 있으며 이를 法則은 많은 여려가지 形態의 鐵心에서 發見된 磁束場의 統計的 平均值이므로一般的이라 할 수 있다.

(第一法則) 鐵心內部의 全磁束線은 連結되어 있고 Loop는 閉鎖되어 있다. 이것은 鐵心內部에 있는 漏洩磁束이 實際上 存在하고 있지 않기 때문이다.

(例) 그림 2에 磁束通路가 點線으로 圖示되어 있다.
(第二法則) 閉鎖된 Loop 속에는 어떤 磁束에 反對되는 磁束이 이려난다. 즉 어떤點에서 磁束 Loop를 反對로 하기 위하여서는 反對로 磁化되었거나 磁氣를 除去하기 위한 Switching이 있어야 한다. 이 閉鎖된 Loop를 따라서 全磁束變化는 어떤 點에서나 똑같아야 한다.




그림 2. 鎖交磁束線

(例) 萬一 鐵心이 그림 3(a)와 같이 元來 적은 화살표 方向에 있는 set 라고 하면 正確한 反對磁束通路는 그림 3(b)에 있는 點線과 같이 圖示되며, 不正確한 磁束通路는 그림 3(c)와 같이 圖示된다.




그림 3. Set 通路

(第三法則) 어떤 鐵心다리(Leg)에 加하여진 mmf는 鐵心 어느곳에서나 全磁束變化를 이르키게 할 수 없는 이미 定하여진 Set의 方向을 變更시키려는 傾向이 있다.

(例) 萬一 그림 4(a)에 圖示된 鐵心을 한 Set 라 하면

*東信電機工業株式會社

그림4(b)에 圖示된 磁束方向을 變更하기 위하여 電流 Pulse를 R線에 加하여졌다고 하면 O線에는 아무 信號도 나타나지 아니한다.




그림 4. Flux Switching Characteristics

(第四法則) 負荷가 결리지 아니한 鐵心에서, 萬一 磁束이 合치는 點에 Switch 할 수 있는 2個의 不等通路(Unequal Path)가 있다고 하면 Switching은 가장 짧은 Loop에서 이어난다.




그림 5. 스위치通路

으로 생긴다.

(第五法則) 萬一 同時에 서로 틀린 많은 磁束이 分布되어져 있다고 하면 鐵心은 最少 位置 Energy 狀態에 있는것을 取한다.
(例) 萬一 磁束이 다리 1(Leg 1)에 생겼다고 하면 그 可能한 歸道路(Return Path)는 다리 2, 3, 4 일 것이다.




그림 6. Potential Energy consideration of flux paths

4. 鐵心論理(Core Logic)

上記 5個法則을 利用하여 興味있는 磁束作用을 MAC System에서 찾아볼 수 있다. 特히 이들中에는 "OR", "AND"와 "NOT"(Negation)가 널리 알려져 있다.

A. OR回路

環狀 OR回路와 그에 關係된 配線은 그림 7(a)에 圖示되어 있다. 그림 7(b)에서 Block Pulse는 元來 가운데 있는 구멍에 加하여져 全鐵心의 다리를 饱和한다.

萬一 Read Pulse가 O 구멍에서 磁束方向을 反對로 하기 위하여 Read線에 Pulse를 加하면 이 磁束變化는 큰 구멍의 磁束方向 때문에 Output線에 아무 信號도 나타나지 않을 것이다.

이리하여 Set線에 Pulse를 加함으로서 鐵心을 Unblock




그림 7. OR回路

하는 것이 必要될 것이며 그림 7(c)에 圖示된 點線과 같이 磁束通路가 생긴다. 그리고 O 鐵心옆에 있는 큰 구멍의 磁束方向을 反對로 된다. 지금 萬一 Read線에 Pulse가 加하여졌다면 磁束은 Output線이 誘導되어 Output信號를 생기게 한다. 主鐵心 周圍의 Set線을 包含한 여리 S 구멍이 있다고 하면 其中 어느 하나의 Set線에 걸린 Pulse는 Output信號를 이르키게 한다. 이리하여 OR回路가 構成된다. O 구멍을 S 구멍에 그림 8과 같이 連結함으로서 Shift Register를 構成할 수 있다.




그림 8. A Shift Register

萬一 兩鐵心이 같은 方向에 Blocked 되었고 第一鐵心이 Set線때문에 Unblocked 되었다고 하고 Read Pulse를 이 鐵心에 加하였다고 하면 第 2 鐵心에 Set를 構成한다. 第 2 鐵心에 加하여진 Read Pulse는 Output信號를 이르키게 한다. 이리하여 上記한 結線論理(Wiring Logic)로 使用하므로서 信號를 第 1 鐵心에서 第 2 鐵心으로 移動하게 한다.

B. AND回路

基本 環狀形體에서 若干의 偏差를 만들게 하므로서 더 顯著한 AND回路를 그림 9와 같은 Laddic形態로 圖示할 수 있다. Block線에 加하여진 Pulse의 磁束通路는




그림 9. The Laddic and Associated winding output=A.B.C.

그림 10에 圖示된 것 같이 한다리 전너 上下로構成된다. Set線에 加하여진 Pulse는 元來의 磁束通路方向을

變化시키려는 磁束을 構成한다(그림 10에서 實線으로 圖示되었음). Set 線에 의하여 構成된 磁束通路는 第 2 Rung 와 같이 가장 짧은 通路를 通할려는 傾向이 있다.




그림 10. Flux Paths due to Block and Set Windings

通路方向을 아래쪽으로 하기 위하여 A 線에 Pulse를 加하였다면 第 2 Rung 은 Set Pulse 磁束을 構成할 수 없다. 이리하여 단 하나의 磁束이 돌아올 수 있는 Rung 은 第 8 Rung 뿐이다. 第 8 Rung 을 通한 磁束은 Output A.B.C.라는 信號를 나타내게 한다. Laddic Rung 에 若干의 變更된 配線을 하므로서 全혀 다른 論理函數(Logic Function)를 만들 수 있다. 例를 들면, 萬一 Z 線이 第 2, 第 4 Rung 에, Y 線이 第 2 Rung 에, W 線이 第 4 Rung 에, 그리고 X 線이 第 6 Rung 에 “on”되었다고 하면 Laddic 는 그림 11 과 같이 된다. 萬一 X 線과 Z 線에 Set 磁束이 構成되어 “on”되었다고 하면 Output 信號가 나타나게 될 것이다.




그림 11. Output = X(Z + YW)

다. 이와 마찬가지로 萬一 X.Y.W 가 “on”되었다고 하면 Output 信號가 나타난다. 즉 Output 는 Boolean 代數에서 下記와 같이 表示된다.

$$\text{Output} = X(Z + YW)$$

C. NOT 回路

MAC System에 있어서의 NOT 回路는 그림 12 와 같이 圖示된다. Block 線에 加하여진 Pulse는 그림 12 와 같이 磁束通路를 構成하며 가운데 다리의 磁束方向을 恒時 아래로 하기 위하여 Hold 線을 깃는다. X 가 “on”일 때 磁束通路는 고림 12b 와 같이 構成된다. 이리하여 磁束通路가 A 線에 誘導되지 않기 때문에 A 線에 Output 信號가 나타나지 아니한다. 즉 Input X에 對하여 NOT 回路를 構成하게 된다.




그림 12. The Not(Negation) Circuit

反對로 X에 아무 Input 도 加하지 않았다 하면 Block 線이 “on”일 때 A 線에 Output 가 나타난다. 다시 말하면 Input X에 對하여 Output 가 나타난다. 즉 Input X에 對하여 Output X를 나타내게 하고 Input X에 對하여 Output X를 나타나게 하는 NOT 回路를 構成한다.

結論

相異한 幾何學的 形態의 磁束鐵心性質을 使用하여 많은 形態의 論理回路를 만들 수 있다. 여기에 紹介된 磁束鐵心은 OR, AND, NOT 이다. Laddic 形態는 AND 回路만으로 使用될 수 있고 또 AND回路와 OR回路併用으로 使用된다.

上述한 모든 多孔鐵心은 信賴度가 높고 組立하기 쉬우며廉價이고 高速 Switching 的 程度를 갖고 있다. MAC回路網의 簡單牲과 Readout의 저어지지 아니하는 性質때문에 이러한 System의 整備費는 大端히廉價이다.

(1966年 2月 22日 接受)

參考文獻

1. H.D. Crane: A High-Speed Logic System Using Magnetic Elements and Connecting Wire Only; Proceedings of the I.R.E.(Vol. 47, January 1959), pp. 63~73.
2. H.H. Georgens and L.I. Duthie: Multiaperture Core Logic; Control Engineering(March 1962), pp. 75~78.
3. V.F. Gianola and T.H. Crowky: The Laddic A Magnetic Device for Performing Logic; Bell System Technical Journal(Vol. 38, January 1959), pp. 45~72.
4. Lubomyr S. Onyshkevych: Analysis of Circuits with Multiple-Hole Magnetic Cores; MIT Technical Report (July 1957).
5. J. Pauvinen, W.Miechle and D.Loev: Magnetic Core Circuits for Digital Data Processing Systems; Proceedings of the I.R.E.(Vol. 44, February 1956), pp. 154~162.