

Microprocessor에 의한 NOVA의 Emulator 設計

(Design of NOVA Emulator by Microprocessor)

宋 榮 宰*

(Song, Young-Jae)

要 約

최근, Microprocessor가 염가로 入手可能함에 따라 廣範圍한 分野에 걸쳐서 사용되고 있다. microprocessor를 有効하게 사용하면 컴퓨터 시스템의 設計가 용이해진다.

이 論文에서는 MMI-6701을 사용하여 NOVA의 Emulator를 설계 하였으며 研究의 成果로서는 NOVA를 Microprocessor로 대체하므로써 IC의 數가 約 3分の 1로 대체할 수 있었고, 또 Emulator의 效率화를 위하여 PROM의 Micro命令은 32bit로서 구성하여 4 종류의 命令形式으로 設計 되었다.

Abstract

In recent years, Microprocessor have the use of extended wide field because of obtainable to low price. Design of computer system be easy to do by this microprocessor apply validly.

This Papers: NOVA Emulator designed by use of MMI-6701.

As a result of this studies, quantity of IC changed with about a third part by NOVA exchanged with Microprocessor. Micro Instruction of PROM consist of 32bit that designed Instruction Format of four kinds.

1. 序 論

Microprocessor技術의 急激한 발전에 따라 Computer System의 Architecture에 새로운 轉換點을 이루고 있다. 즉, Microcomputer는 超小型, 低價格과 더불어 시스템 設計에서는 實裝의 容易性, 仕様變更에 대한 容易性과 LSI化에 따른 신뢰성의 向上등 많은 이점을 가지고 있으므로 Microprocessor를 効果적으로 이용함으로써 컴퓨터의 Architecture에 많은 革新을 가져 올 것으로 期待되고 있다. 그러나 이 경우에 가장 커다란 作業은 既存컴퓨터의 프로그램을 새로운 컴퓨터상에 사용할 수 있어야 한다. 이 작업을 보통 Program Conversion이라 한다. 여기에는 현재 다음 2가지의 기술이 가장 많이 사용되고 있다¹⁾.

첫째는 기존 컴퓨터의 機械語를 새로운 컴퓨터로 Simulate하는 것(즉 Simulation)으로서 기존 프로그램을 그대로 새로운 시스템에서 사용할 수 있는 것이다.

그러나 이 方法은 Architecture의 類似性이 없는 경우, 기존 컴퓨터의 한개의 命令이 새로운 컴퓨터에서는 한개의 Subroutine으로 處理되기 때문에 處理速度가 大幅低下한다. 이 方法은 본래의 속도보다 1/10~1/100의 속도가 되는 경우가 많다.

둘째는 위에서와 같은 문제점에 대하여 Emulation이라는 技術이 採用되었다. 이것은 Simulator를 Hardware의 support에 의하여 高速化하는 方法으로서 Microprogram方式이 기초가 되고 있다.

여기에서 Emulator를 생각할 수 있다.

Emulator라는 것은 어떤 컴퓨터 시스템에 의해서 Architecture가 틀린 시스템의 프로그램 처리를 가능하게 하는 기구라고 정의 하였다²⁾³⁾.

Emulator의 設計를 성공시키기 위해서는 다음 3가지 문제에 대한 效果의인 해답을 필요로 한다³⁾.

* 正會員, 慶熙大學校 電子工學科
Dept. of Electronic Engg.
Kyung Hee University
接受日字 1976年 5月 29日

i) Target Machine의 思想을 Host Machine에 對應시킬 需要가 있다. 여기에는 다음과 같은 것이 요구된다.

- a) Main Memory의 對應
- b) 입출력 시스템의 對應
- c) Register, Counter, Accumulator 등의 對應.
- d) Source Program으로 Address 指定이 가능한 Target Machine의 모든 Resource.

ii) Emulator를 設計할때 커다란 문제로서, Host Machine의 命命Set를 증가시킨 목적으로 거기에 첨가할 小數의 機械語命命을 선택하는 작업이 있다. 이 特殊命命은 Software Simulator의 속도를 올리기 위하여 선택된다.

iii) Host Machine의 動作Mode와 解 釋動作Mode를 有效하게 연결시킬 需要가 있다.

本 研究에서는 Microprocessor MMI-6701(Monolithic Memories Incorporated)을 Host Machine으로 選定하고, Target Machine에는 NOVA를 사용하여 Emulator의 設計를 하였다. 그 結果 Hostmachine의 試作에 있어서 NOVA 1200 System을 MMI-6701을 中核으로 할때 약 40개의 IC로서 대처할 수 있다는 것을 기술한다.

2. 시스템의 設計思想

Hardware와 Software을 效果의으로 分擔시켜 低價格, 性能比를 좋게 하기위한 시스템을 만든다.

Traget Machine에는 Minicomputer라고 할 수 없을 만큼 強力한 Software의 제공이 풍부한 NOVA를 選定한다.

Host Machine에는 高速 Bipolar Microprocessor로서 Emulation에 適合한 Microprogram制御가 가능한 4bit MMI-6701을 사용하여, 4개로서 16bit 並列處理 Microprocessor(CPU)를 만들어 off-chip 制御回路에 의해 Emulator를 구성하여 NOVA를 Emulate하였다. 이 Bipolar Microcontroller는 지금까지의 Microcomputer와 같이 1chip에 完全한 processor의 기능을 集積한 것이 아니고, data-flow制御를 포함한 CPU의 一部分을 1chip化한 것이다. 여기에 프로그램의 순서를 control하는 制御回路를 chip에 組合하면 完全한 Microcomputer를 구성할 수 있게 된다.

3. MMI-6701의 構造

MMI-6701은 基本 Cycle Time은 200ns, 2 Address




그림 1. MMI-6701의 블록圖
Fig. 1. Block Diagram of MMI-6701

方式, Instruction Set는 36命命으로 되어 있다. 그림 1에 MMI-6701의 Block Diagram을 圖示한다.⁴⁾

主要 구성은 RAM(범용 Register, 16개, 4bit), Q Register(확장 Accumulator), 4bit 並列處理의 ALU, Shift Multiplexer(RAM과 Q Register에 부가되어 있음), ROM(32×9bit와 8×8bit), Latch, 出力用 Multiplexer로 구성되어 있다. RAM에는 複數의 Ports가 있어서 A Address와 B Address를 同時에, 獨立的으로 Read할 수 있다. 단, Write는 B Address에서 指定한 番地만 가능하다. ROM에는 外部로부터 命命을 주기 위하여 8개의 Instruction Line과 명령을 실행할때 필요한 Path를 開閉하는 17개의 on-chip control line이 있다.

4. Emulator의 設計

NOVA와 互換性을 만들기 위하여 MMI-6701을 4個直列로 접속해서 16bit로 한다. MMI-6701의 RAM

00	AC 0	10	WR 4
01	AC 1	11	WR 5
02	AC 2	12	WR 6
03	AC 3	13	WR 7
04	WR 0	14	E A R
05	WR 1	15	A R
06	WR 2	16	S B R
07	WR 3	17	P C




그림 2. NOVA에뮬레이터의 블록圖
Fig. 2. Block Diagram of NOVA Emulator

에는 汎用 Register가 16개 있으므로 이것을 NOVA의 CPU에 있는 Register와 대치하기 위하여 다음과 같이 割當한다.

그림 2에 本研究에서 設計한 NOVA Emulator의 Block圖를 표시한다.

(1) PLA: Instruction Register에 들어온 命令을 decode하기 위한 회로이다⁵⁾⁶⁾. 本研究에서는 이 PLA를 사용하여 OP-Code가 해석되어 해당하는 Micro命令을 處理하는 Micro-Routine에 접근하여, 마이크로命令에 應한 處理가 개시된다. 이 관계는 그림 3과 같다.

(2) PROM Counter: 다음에 실행해야 될 마이크로命令의 番地를 Microprogram Counter를 하나씩 증가 시킴으로써 實行된다.

(3) PRDR: 여기에 PROM의 命令을 하나씩 꺼집어 내어 制御信號를 발생시켜 命令을 실행시킨다.

(4) STR: Flag등을 포함하여 시스템의 여러 가지 정보를 모은 레지스터이다. 이것을 Multiplexer로서 狀態를 任意로 선택하여 PROM Counter에 信號를 보내어 命令을 실행한다.

(5) A/B Address 選擇回路: MMI-6701의 汎用레지스터를 A Port, B Port로 부터 指定한 경우, Control ROM으로 부터 지정한 경우와 Instruction Register로




그림 3. NOVA의 IR과 PLA의 관계
Fig. 3. Relation of PLA and NOVA's IR




그림 4. A/B番地 선택회로
Fig. 4. A/B Address Select Circuit

부터 Accumulator를 지정하는 경우가 있다. 이選擇은 그림 4와 같이 Multiplexer로 행한다.

(6) Shift操作, Carry조작: Shift조작의 경우, 각 chip의 RAM, Q Register에 붙어 있는 Shifter에 각각 쌍방향성의 Shift I/O pin이 붙어 있으므로 上位 chip의 下位側 shift pin과 下位chip의 上位側 shift pin을 접속하면 된다. 그림 5의 (a)는 NOVA의 shift 방식이고, (b)는 本研究의 Emulator의 shift 방식이다. 이 Emulator에서는 off-chip의 Carry Flag와 汎用레지스터의 Shifter와 Q Register의 Shifter를 그림 5의 (b)와 같이 접속해 33bit를 環狀으로 shift시킨다. 이 경우 연산시킨 16bit가 汎用레지스터의 Shifter와 Q Register와 Shifter에 同時に 들어가 shift된다.




그림 5. NOVA와 에뮬레이터의 Shift方式
Fig. 5. Shift Method of NOVA and Emulator

(7) Device Selection發生回路: 命令이 I/O에 관한 것 인데 Device를 지정하기 위해 $\overline{DS0} \sim \overline{DS5}$ 의 6개의 信號를 발생한다.

(8) RQENB 基本Timing發生回路: Processor Cycle마다 device의 Interface에 Interrupt와 Data Channel轉送의 요구가 있는지 없는지를 묻는 pulse.

(9) Interrupt요구 判定 回路: Device로부터 Interrupt요구가 오면 Interrupt가 可能한 상태인가를 判定한다.

(10) Interrupt On Flag: Interrupt가 가능한가, 어떤가를 表示하는 Flag.

(11) Data Channel Mode判定回路: Device로부터 요구된 DMA轉送이 어떤 Mode인가를 判定한다.

(12) Interface/Memory 선택 回路: 入力 Data Bus에 들어오는 Data를 Main Memory로부터 받을까, Interface側에서 받을까를 선택한다.

(13) Carry Look Ahead: Microcontroller의 各段으로부터 나오는 Carry를 기다리지 않고, 入力の Operand에 의하여 Carry가 있는가, 없는가를 豫測하

기 위한 回路.

(14) Data Bus: MMI-6701의 Data Input Pin側에 접속 시키는 Data Input Bus와 Data Output Pin側에 접속 시키는 Data Output Bus의 2개의 Bus를 사용한다.

(15) Clock Generator: Emulator의 Cycle Time을 300ns로 하기 위한 安定발진기로서 13.34MHz를 사용한다.

以上은 NOVA를 Emulator와 Compatible하게 하기 위하여 設計한 Hardware이다.

6. Microprogram의 設計⁷⁾⁸⁾

위에서 設計된 시스템에 대한 마이크로프로그램은 다음과 같이 設計하였다.

6.1 Control ROM의 役割

CPU의 制御는 모두 PROM에 格納되어 있는 Microprogram에 의하여 이루어진다. 命令實行은 Instruction Fetch로부터 시작된다. 여기에서는 命令語를 Memory로부터 Read하여 Instruction Register에 Load함과 동시에 命令語의 8 bit 符號付 Displacement를 16bit로 확장하여 MMI-6701의 Q Register에 Load한다. 계속해서 命令語를 PLA로 해독하여 分岐先의 PROM Address를 PROM Counter로 표시하고, PROM에는 命令實行을 위하여 Routine이 格納되어 있는 PROM Counter에서 지시하는 Address의 내용을 실행한다. 命令語에서 지정 시킨 명령 실행에 있어서는 필요에 따라 Address계산 Operand Fetch를 行하고, 계속해서 각종 명령의 Sequence를 실행한다. 조건부 브랜칭은 브랜칭에 필요한 정보를 Status Register에 모아서 브랜칭命令에 의하여 브랜칭先의 PROM Address에 점프 한다. 각종 命令 실행의 최후 micro-step에서는 Interrupt요구의 檢출을 行한다.

Interrupt요구의 檢출은 브랜칭命令으로 한다. Interrupt요구가 있으면 Interrupt처리를 行하고, 없으면 다음 命令의 Instruction Fetch를 한다.

6.2. Micro命令의 FORMAT

命令을 실행할때 동시에 실행하는 일이 없는 명령은 MMI-6701을 제어하는 命令, PLA에 관한 명령, 조건부 브랜칭명령의 셋으로 나눈다. 이 가운데 MMI-6701을 제어하는 명령은 MMI-6701만을 제어 하는 명령과 MMI-6701과 입출력기구를 동시에 제어 하는 명령으로 나눈다. 여기에서 4 종류의 命令을 가지고 4가지

종류의 Format를 設定한다. 이 4 종류의 Format를 다음과 같이 이름을 붙인다.

- 1) ALU Micro命令 : MMI-6701만을 制御한다.
- 2) Branch Micro命令 : Status Register의 內容을 檢査하여, 지정시킨 PROM Address에 브랜취할지의 여부를 판단한다.
- 3) PLA Micro命令 : PLA의 命令語 中에서 브랜취에 필요한 부분을 해독 시킨다.
- 4) I/O Micro命令 : MMI-6701과 입출력기구의 양쪽을 제어 한다.

위에서 설명 한바와 같이 Format를 4 종류로 하려면 이것을 분류 하는데 2bit가 필요하게 된다.

- 즉, bit 0, 1의 內容이
- 00 : ALU Micro命令
- 01 : Branch Micro命令
- 10 : PLA Micro命令
- 11 : I/O Micro命令으로 나눈다.

(i) ALU Micro命令

ALU Micro命令의 Format를 그림 6 과 같이 設計하였다.

0	1	2	6	7	9	10	11	14	15	18	19	22	23	24	25	26	27	29	30	31	
0 0		OP Code		C _N	AR	BR	A/B	R/W	L	CF1	CF2	SF									
		1	2																		

그림 6. ALU 마이크로 명령
Fig. 6. ALU Micro-Instruction.

- bit 0~1 : ALU命令입을 표시한다.
- bit 2~6 : MMI-6701의 연산명령을 표시한다.
- bit 7~9 : MMI-6701이 Load, Shift, Data Out Control의 命令을 표시
- bit 10 : Carry Input상태
- bit 11~14 : A Port로 부터 General Register를 지정한다.
- bit 15~18 : B Port로 부터 General Register를 지정한다.
- bit 19~22 : A, B Port로 부터의 레지스터 지정은 Control ROM으로 하지만, Instruction Register에서 行하는 경우도 있으므로 이것의 선택에 사용하는 bit. Mnemonic는 Table 1 과 같다.

- bit 23~24 : Read/Write信號
- 00 : -, NOP
- 01 : R, Read
- 10 : W, Write
- 11 : -, NOP
- bit 25~26 : Bus上的 Data를 MAR, IR에 Load하는 命令
- bit 27~29 : Carry조작 命令(I)
- 000 : CZ, Carry Flag에 Zero (0)을 넣는다.
- 001 : CO, Carry Flag에 One (1)을 넣는다.
- 010 : CC, CarryFlag에 현재의 値의 補數를넣는다
- 011 : CF, MMI-6701로 부터 Shift Out시킨 값을 넣는다.
- 100, 101, 110, 111 : -, NOP
- bit 30 : Carry조작 명령(II)
- 0 : ↑, Carry Out
- 1 : -, NOP
- bit 31 : Shift Field
- 0 : R, Shift Right
- 1 : L, Shift Left

Table 1. Mnemonic of Register appointment,
表 1. 레지스터지정 니모닉

bit 19~22	Mnemonic	1100	IA	IB
0001	RB	0011	RA	RB
0010	RA	0110	RA	IB
0100	IB	1001	IA	RB
1000	IA	그외	NOP	

Table 1에서

- IA : IR의 bit 1~2에서 지정
- IB : IR의 bit 3~4에서 지정
- RA : ROM의 AR Field에서 지정
- RB : ROM의 BR Field에서 지정
- NOP : No Operation

- (ii) Branch Micro命令
- Branch Micro命令을 그림 7 과 같이 설계하였다.

0	1	2	3	4	5	6	7	8	9	10	11	12	21	22	31
01	A	F	O	C	S	B	D	I	I				PROM Address(10)		
	N	V	E	B	F	F	O	N	T						

그림 7. 分岐마이크로 명령
Fig. 7. Branch Micro-Instruction

- bit 0~1 : Branch명령임을 표시한다.

