

ULM을 利用한 디지털回路의 簡素化에 關한 研究

(A Study on Minimization for Digital Circuits Using the Universal Logic Modules)

朴 圭 泰*·金 長 福**

(Park, Kyu Tae, and Kim, Chang Bock)

要 約

本論文은 ULM(Universal Logic Modules)의 構成과 特징에 關하여 고찰하고 TULM, QULM 및 SULM에 關하여 분석하였으며 대칭함수를 도입하여 ULM 회로의 簡素화를 시도하였다.

대칭함수에 依한 간소화結果를 DLM으로 實현시키기 위하여 54/74類 集積回路를 써서 10KHz의 發振回路를 구성하여 理論的 結果와 대응함을 관찰하였다.

Abstract

This paper deals with characteristics and analysis of the Universal Logic Modules as well as TULM, QULM and SULM.

Studies are made on minimization in terms of symmetric circuits and theoretical studies are made by using the symmetric functions

The symmetric circuits of the ULM are realized by employing 54/74 ICs. An oscillator circuit of 10KHz. is constructed based on the ULM. The experimental results gave a good agreement with the theoretical minimization.

1. 序 論

最小化된 디지털回路의 數式을 가장 經濟的인 實際回路로 만들기 위하여 Forslund, Waxman⁽⁴⁾, Elspas⁽²⁾등이 ULM(Universal Logic Modules) 方式을 開發하여 냈다. 이것은 De Morgan의 定理에 理論的 根據로 두어 모든 디지털시스템의 構成要素를 단일회로소자로 統一하는 方法이다. 모든 디자털시스템을 ULM으로 構成할 경우 I.C.製作의 간편함과 회로點檢의 單純화등의 점이 생긴다. 그러나 一般的으로 임의의 기족회로를 ULM回路로 變換하기 위해서는 부피의 膨脹이 야기된다. 이 회로간소화를 위해서 ULM과 더불

어 대칭함수를 도입하여 考察한다.

ULM은 A.R. Meo⁽¹⁾에 의하여 'Modular Tree Network'로 定義된 TULM과 S.S. Yau C.K. Jang⁽¹⁴⁾에 의하여 創案된 QULM, SULM등이 있으며 이 모든 ULM의 基本은 <그림 1>과 같은 TULM이다.




그림 1 TULM

2. 回路의 簡素化 方法

ULM으로 회로를 設計함에 있어서 그 부피를 縮小

*正會員 延世大學校 工大 電子工學科

Dept. of Electronic Engineering, Yonsei University.

**


接受日字 : 1976年 8月 21日

시키기 위해서는 單位 모듈(Module)에 있어서의 入出力 단자수, 단수(number of levels), 使用된 gate의 數 등을 줄여야 한다. 이것들이 그 모듈의 速度와 신빙도(reliability) 등에 큰 영향을 미치기 때문이다.

임의의 論理함수 $f(x_1, \dots, x_n)$ 는 다음과 같이 $(n-1)$ 개의 變數로 이루어지는 새로운 함수들로 展開되어 진다⁽¹¹⁾.

$$f(x_1, \dots, x_n) = \sum_{i=0}^{2^n-1} \dots x_1^i \dots x_{n-1}^i f(i_1, \dots, i_{n-1}, x_n) \quad (1)$$


단 $x_j = \bar{x}_j$, $x_j = x_j$, $j=1, \dots, (n-1)$ 이고 $i_1 \dots i_{n-1}$ 은 i



a) $n \geq 11$ 일 때의 Q-모듈회로

$$p = 2^{n-2} + n + 11 \text{ 단, } n = 6, 7, \dots, 10 \dots (2)$$

$$p = 2^{n-3} + n + 249 \text{ 단, } n \geq 11 \dots (3)$$



b) TULM과 결합한 QULM회로

그림 2




그림 3 SULM-n

의 2進數 表現이다. 나머지 함수 $f(i_1, \dots, i_{n-1}, x_n)$ 는 x_n 만이 变수이므로 함수값으로 $x_n, \bar{x}_n, 0$ 또는 1의 네 값 중 하나의 값을 갖는다. 또한 式(1)로 表現되는 회

路를 TULM回路로 構成할 때 총 단계수는 $p = 2^{n-1} + n$ 개가 必要하다. p 의 값이 n 의 값에 따라 幾何級數의 으로增加함을 알 수 있다.

이 p 의 값을 줄이기 위하여 <그림 2-a>와 같은 Q-모듈回路를 TULM回路의 앞단에 부가한 것이 <그림 2-b>의 QULM이며, <그림 3>과 같이 shift register를 부가 시킨 것이 SULM(serially controlled ULM)이다.

QULM을 利用할 경우의 結果를 보면 入出力 단자수 p 는

$$p = 2^{n-2} + n + 11 \text{ 단, } n = 6, 7, \dots, 10 \dots (2)$$

$$p = 2^{n-3} + n + 249 \text{ 단, } n \geq 11 \dots (3)$$

와 같으며 TULM으로 構成한 최선의 結果와 QULM을 使用한 경우의 結果 및 Elspas에 의하여 計算된 값 등을 서로 比較하면 <표 1>과 같다.

표 1 입출력 단자수 비교

단자수(n)	2	3	4	5	6	7	8	9	10	11	12	
입출력 단자수	Elspas 논문결과	4	6	10	20	38	71	136	265	522	1035	2060
Yau,Jang "	4	7	12	21	38	71	136	265	522	1035	2060	
QUL.C	—	—	—	—	33	50	83	148	277	516	773	
Elspas가 계산한 이 론치	4	6	8	12	19	34	64	121	232	433	842	

以上에서 얻어진 p 의 簡素화方法은 Shannon의 접착 점의 簡素화方法와 比較될 수 있다⁽¹⁵⁾.

한편 SULM을 利用할 경우 特定 입력 단자 P, S에 瞬

間의으로 또는連續的으로 “0”와 “1” 신호의集合을 보냄으로써 임의의 논리함수를 $(n+3)$ 개의 단자로서遂行할 수 있다. 結果的으로 <표 1>에 주어진 式들보다 훨씬 적은 수의 단자들로서 回路을構成할 수 있다. 그러나 단자수는 출지만 register가一般的으로 큰 부피를 차지함으로 반드시 최선의製作方法이라 할 수는 없다. 물론 shift register는 같은 bit의 2進計數回數(binary counter)로 代置될 수 있다. 또한 이 SULM은 多重 출력組合論理回路(multi-output combinational logic circuits)인 sequential回路에 使用하여 USC(Universal Sequential Circuits)양식으로 發展시킬 수 있으며 그回路構成은 <그림 4>와 같다.




그림 4 USC

따라서 단위 모듈을最小化하기 위해서는 SULM이나 QULM을 使用하는 것이適切함을 알 수 있다. 어느 경우에 QULM을 使用하고, 어떤 때에 SULM을 써야하는가 하는 것은 經驗에 의존할 수 밖에 없다. 이 經驗에 의존해야 할 부분을 되도록 적게 하기 위해서 임의의 함수를 대칭함수로 바꾸어 考察하기로 한다.

3. 대칭함수에 의한 考察

임의의 함수 $f(x_1, \dots, x_n)$ 가 變數 $x_1, \dots, x_k (2 \leq k \leq n)$ 에 대하여 대칭일 때 다음과 같이 展開함수를 구할 수 있

다⁽¹¹⁾.

$$f(x_1, \dots, x_n) = \sum_{i=0}^k s_i(x_1, \dots, x_k) f_i(x_{k+1}, \dots, x_n) \dots (4)$$

$$\text{단 } f_i(x_{k+1}, \dots, x_n) = f(0, \underbrace{\dots, 0}_{k-i}, \underbrace{1, \dots, 1}_i, x_{k+1}, \dots, x_n) \dots (5)$$

그런데 <그림 5>와 같이 k 개의 c_i ($1 \leq i \leq k$) 단자, $(k+1)$ 개의 A_j ($0 \leq j \leq k$) 단자와 하나의 出力단자 F를 가진 回路에서 入力단자 C_i, A_j 에 각각 c_i, a_i 의 入力이 가해진다면 이 모듈에서의 出力 V_k 는 다음과 같다.

$$V_k = \sum_{i=0}^k a_i s_i(c_1, \dots, c_k) \dots (6)$$

그리고 $f(x_1, \dots, x_n)$ 가 $x_1, \dots, x_n (2 \leq k \leq n)$ 에 대하여 대칭함수이므로 C_i 단자를 $x_i (1 \leq i \leq k)$ 에連結하고 A_j 단자를 $f_j(x_{k+1}, \dots, x_n)$ 에連結한다. 단 $(0 \leq j \leq k)$,⁽¹¹⁾




그림 5 (k+1) 변수의 LMS

만약 $(k=n-1)$ 일 경우에는 나머지식 $f_j(x_n)$ 는 단 하나의 變數 x_n 에 관한 함수이기 때문에 0, 1, x_n, \bar{x}_n 의 네 信號중 하나의 신호를假定할 수 있다. 따라서 이 모듈은 $(k+1)$ 개의 변수로 된 대칭함수를遂行할 수 있다.

LMS-n(Logic Modules for Symmetric Circuits)를構成하는 데 必要한 NAND gate의 數를 g , 단수를 l 이라 하면, 단 n 은 변수의 갯수

$$g = \frac{1}{4}(5n^2 - 6n + 1) \quad l = k \quad \left. \right\} \quad (7)$$

단 n 가 홀수

$$g = \frac{1}{4}(5n^2 - 6n + 8) \quad l = k + 1 \quad \left. \right\} \quad (8)$$

단 n 가 짝수

이고, 한편 주어진 함수가 다음과 같이部分的으로만 대칭일 경우는

$$f(x_1, \dots, x_n) = f(x_1, \dots, x_\delta, y_1, \dots, y_r)$$

이고 단 $y_i = x_{\delta+i}^*$, $i, j, t \in \{1, 2, \dots, r\}$, $r = n - \delta$ 이다. $x_{\delta+j}^*$ 는 $x_{\delta+j}$ 거나 $\bar{x}_{\delta+j}$ 일 때 이 함수를 비대칭변수 y 들의集合으로 表示할 수 있다.

$$\begin{aligned} f(x_1, \dots, x_n) &= f(x_1, \dots, x_\delta, y_2, \dots, y_r) \\ &= \bar{y}_r \bar{y}_{r-1} \dots \bar{y}_2 \bar{y}_1 S_{A0}(x_1, \dots, x_\delta) \\ &\quad + \bar{y}_r \bar{y}_{r-1} \dots S_{A1}(x_1, \dots, x_\delta) \\ &\quad + \dots \\ &\quad + y_r y_{r-1} \dots y_2 y_1 S_{Am}(x_1, \dots, x_\delta) \end{aligned} \quad (9)$$

가 되고 여기서 $m = 2^r - 1$ 이다.

따라서 어떤 함수식이라도 完全대칭함수로 変換할 수 있다⁽¹¹⁾.

4. 대칭함수의 應用

대칭함수를 ULM에 利用하기 위해서 式(9)에 대하여 考察하고 $r = 3$ 인 경우를 잡으면 f 의 展開함수는 다음과 같다.

$$\left. \begin{aligned} f &= \bar{y}_3 \bar{y}_2 \bar{y}_1 S_{A0}(x_1, \dots, x_\delta) \\ &\quad + \bar{y}_3 \bar{y}_2 \bar{y}_1 S_{A1}(x_1, \dots, x_\delta) \\ &\quad + \dots \\ &\quad + y_3 y_2 y_1 S_{A7}(x_1, \dots, x_\delta) \end{aligned} \right\} \quad (10)$$

따라서 完全대칭함수 S_A 는 다음과 같이 表示된다.

$$\begin{aligned} S_A &= \bar{y}_3 \bar{y}_2 \bar{y}_1 S_{A\Delta}(x_1, \dots, x_\delta) \\ &\quad + \bar{y}_3 \bar{y}_2 y_1 S_{(A-2)\Delta}(x_1, \dots, x_\delta) \\ &\quad + \bar{y}_3 y_2 \bar{y}_1 S_{(A-\alpha_2-\alpha_1)\Delta}(x_1, \dots, x_\delta) \\ &\quad + \bar{y}_3 y_2 y_1 S_{(A-\alpha_2)\Delta}(x_1, \dots, x_\delta) \\ &\quad + y_3 \bar{y}_2 \bar{y}_1 S_{(A-\alpha_3)\Delta}(x_1, \dots, x_\delta) \\ &\quad + y_3 \bar{y}_2 y_1 S_{(A-\alpha_3-\alpha_2)\Delta}(x_1, \dots, x_\delta) \\ &\quad + y_3 y_2 \bar{y}_1 S_{(A-\alpha_3-\alpha_2)\Delta}(x_1, \dots, x_\delta) \\ &\quad + y_3 y_2 y_1 S_{(A-\alpha_3-\alpha_2-\alpha_1)\Delta}(x_1, \dots, x_\delta) \end{aligned} \quad (11)$$

단 $A = \{0, 1, 2, \dots, \delta\}$

$f = S_A$ 인 위하여 $\alpha_1, \alpha_2, \alpha_3$ 을 구할 必要가 있다. 또한 다음의 等式이 모두 同時에 滿足되어야 한다.

$$\begin{aligned} A \cap \Delta &= A_0 \\ (A - \alpha_1) \cap \Delta &= A_1 \\ (A - \alpha_2) \cap \Delta &= A_2 \\ (A - \alpha_2 - \alpha_1) \cap \Delta &= A_3 \\ (A - \alpha_3) \cap \Delta &= A_4 \\ (A - \alpha_3 - \alpha_1) \cap \Delta &= A_5 \\ (A - \alpha_3 - \alpha_2) \cap \Delta &= A_6 \\ (A - \alpha_3 - \alpha_2 - \alpha_1) \cap \Delta &= A_7 \end{aligned} \quad (12)$$

A 를 다음과 같이 우선 잡아보면

$$\begin{aligned} A &= A_0 \cup (A_1 + \alpha_1) \cup (A_2 + \alpha_2) \cup (A_3 + \alpha_2 + \alpha_1) \\ &\quad \cup (A_4 + \alpha_3) \cup (A_5 + \alpha_3 + \alpha_1) \cup (A_6 + \alpha_3 + \alpha_2) \\ &\quad \cup (A_7 + \alpha_3 + \alpha_2 + \alpha_1) \end{aligned} \quad (13)$$

$\alpha_1 = \delta + 1$ 로 놓을 때 $A_1 \in (\delta + 1, \dots, (2\delta + 1))$ 範圍에 包含되고 $\alpha_2 = 2(\delta + 1)$ 으로 놓을 때 $A_2 \in (2\delta + 2, \dots, (3\delta + 1))$ 範圍에 包含된다.

+2)에 包含되어 A_3 는 $(3\delta + 3), \dots, (4\delta + 3)$ 의範圍에 包含된다. 또한 A_0, A_1, A_2 의範圍에 겹쳐지지 않으면서 A_4 를 包含할 수 있는 α 를 구해보면 $\alpha_3 = 4(\delta + 1)$ 으로 잡으면 된다. 結果的으로 A 의 값은 다음과 같이 얻어진다.

$$\begin{aligned} A &= A_0 \cup (A_1 + \delta + 1) \cup (A_2 + 2(\delta + 1)) \\ &\quad \cup (A_3 + 3(\delta + 1)) \cup (A_4 + 4(\delta + 1)) \\ &\quad \cup (A_5 + 5(\delta + 1)) \\ &\quad \cup (A_6 + 6(\delta + 1)) \cup (A_7 + 7(\delta + 1)) \end{aligned} \quad (14)$$

結局 $\alpha_i = 2^{i-1}(\delta + 1)$ 로 取할 때 式(12)가 滿足되도록 할 수 있다. 따라서一般的인 값 r 에 대한 대칭함수도 $n = \delta + r$ 인 n 個의 변수에 대한 함수 $f(x_1, \dots, x_n)$ 에서 δ 個의 대칭변수를 x_1, \dots, x_δ 라 할 때 f 는 다음式과 같이 表现된다.

$$S_A(x_1, x_2, \dots, x_\delta, \dots, y_1, \dots, y_2, \dots, y_{r-1}, \dots, y_r) \quad (15)$$

단 다음 條件들을 滿足시켜야 한다.

- a) $y_i = x_{\delta+i}^*$ 이고 $y_k = x_{\delta+k}^*$ 라면 $i = k$ 일 때 $l = j$ 이다.
- b) 변수 y_i 는 $\alpha_i = 2^{i-1}(\delta + 1)$ 번 나타난다.
- c) $A = A_0 \cup (A_1 + (\delta + 1)) \cup (A_2 + 2(\delta + 1)) \cup \dots \cup (A_{i-1} + (2^{i-1} - 1)(\delta + 1))$.

以上의 結果를一般的인 論理함수에 適用함으로써 所期의 簡素화 目標를 이룩할 수 있음을 實驗을 通하여 確認하였다.

5. 實驗

本論文의 實驗을 위하여 표본회로로서 10KHz 發振回路를 선택하였으며 〈그림 6〉과 같이 모든 회로소자를 集積回路 7400의 NAND gate들로 ULM回路를 構成하였다.

그 구성원리는 De Morgan 定理이며 간소화방법은 앞 2, 4 절의 방식을 사용하였다. 〈그림 6〉은 〈그림 7〉과 같은 일반적인 二重積分 A-D 커버터의 制御 및 發振回路로서 使用하기 위한 回路이다. 이 回路에서 10KHz의 發振을 얻기 위하여 두개의 트랜지스터로 multivibrator를構成하였다.

또한 I.C.用 5V 정전압원으로는 LM723C를 使用하였으며 이 정전압원은 ripple 除去率이 75dB以上이며 最大 電流容量은 出力 Tr. 없이도 150mA이다.

한편 波形 觀測裝置로는 Tektronix 454 Osc.를 使用하였고, I.C.는 7400(Quad 2-input NAND), 7404(Hex inverter), 7408(Quad 2-input AND), 7410(Triple 3-input NAND), 7432(Quad 2-input OR), 7496(Shift 5-bit register) 등의 digital I.C.를 使用하였다.

實驗方法은 文獻⁽⁶⁾의 제 6 장, 제 7 장, 제 9 장, 제 10




그림 6. 發振 및 制御回路




그림 7. 이중적분 A-D컨버터 회로도

장의例題를 임의의 논리함수로假定하고, 이함수들에대한在來式理論展開와 대칭함수로의變換에의한回路構成을 한後出力level을調査하였다. 그結果는 대체로同一하였고特性의差異點을 찾을 수 없었다.

따라서 대칭함수에의한回路構成은現在의모든論理回路에適用할 수 있다는確信을얻었으며,構成된回路는극히小形化될 수 있음이確認되었다.


6. 結論

Digital system의 分析構成에 있어서


A) 주어진論理함수를遂行

B) 最小크기

C) 可能限한 대칭형



寫眞 1. 實驗에 使用된 機器들



寫眞 2. 製作된 發振回路와 5V정전압원 및 使用된 部品들

D) 짧은遲延時間

E) 經濟的實現化

의 다섯가지 目標를 達成할 수 있는 가가 가장 重要한 問題이다. ULM은 効用의in 것임을 알 수 있고 特히 本論文에서 다룬 대칭함수의 應用으로 ULM에 依한 간소화가 이루워지는 것을 간단한 회로로서 살펴 보았다. 그러나 現在 使用되고 있는 digital system의 龙大 함과 複雜함을 간단히 함수로 변환할 수 있는 方法은 더 많은 研究가 必要하다.

참 고 문 헌

- (1) A.R.MEO, "Modular Tree Structure," IEEE. TRANS. Computers, Vol. C-17, pp.432-442, May 1968.
- (2) B.ELSPAS et al. "Properties of Cellular Arrays for Logic and Storage," Stanford Research Institute, Scientific Rept. 3 Contract AF-19-628 -5828, pp.59-84, June 1967.
- (3) C.T.SHENG, "A Graphical Interpretation of Realization of Symmetric Boolean Functions with Theshold Elements." IEEE. TRANS.E.C. Vol. EC-14, pp.8-19, Feb. 1965.
- (4) D.C.FORSLUND AND R. WAXMAN, "The Universal Logic Block and its Application to Logic Design." 1966 Seventh Annual.
- (5) D.L. DIETNEYER & P.R.SCHNEIDER, "Identification of Symmetry, Redundancy and Equivalence of Boolean Functions." IEEE. TRANS. Electronic Computers, Vol. EC-16, pp. 804-817. Dec. 1967.
- (6) F.J. HILL & G.R. PETERSON, Introduction to Switching Theory and Logical Design, Wiley International Edition, 1974.
- (7) H.A.CURTIS, "Generalized tree circuit- The Basis building Block of an Extended Decomposition Theory," J. ACM. Vol. 10, Oct. 1963.
- (8) H.S. STONE & A.J.KORENJAK, "Canonical form and synthesis of Cellular Cascades." IEEE. TRANS. Electronic Computers. Vol. EC-41. pp. 852-862, Dec. 1965.
- (9) J.J. SURAN & R.A.MAROLF. "Integrated Circuits & Integrated Systems." PROC. IEEE. Vol. 52, pp.1661-1669, Dec. 1964.
- (10) P.R.Schneider & D.L. Dietmeyer, "An Algorithm for Synthesis of Multiple-Output Combinational Logic," IEEE. TRANS. Computers, Vol. C-17, pp.117-128, Feb. 1968.
- (11) R.C.BORN & A.K. SCIDMORE, "Transformation of Switching Functions to Completely Symmetric Switching Functions." IEEE. TRANS. Computers, Vol. C-17, pp.596-599, June 1968.
- (12) R.C. MINICK, "Cutpoint Cellckr Logic" IEEE. TRANS. Electronic Computers. Vol. EC-13, pp. 685-698, Dec. 1964.
- (13) R.RICE, "Systematic Procedures for Digital Systems Realization from Logic Design to Production." Proc. IEEE. Vol. 52, pp.1691-1702, Dec. 1964.
- (14) S.S. YAU AND C.K.TANG. Universal Logic Circuits and Their Modular Realization," 1968 Spring Joint Computer Conf., AFIPS Proc., Vol. 32, Washington, D.C.: Thompson, pp.297-305, 1968.
- (15) C.E. SHANNON, "The Synthesis of Two Terminal Switching Circuits," Bell Sys. Tech. J., Vol. 28, pp.59-98, Jan. 1949.