

位相 파라미터 制御에 依한 擬似 인덕턴스의 構成

(Implementation of the Simulated - Inductance with a Phase Parameter Control Circuit)

崔 台 浩*, 金 德 奎*, 朴 亨 植*, 朴 義 烈*

(Tae Ho Choi, Duk Gyoo Kim, Hyung Sik Park and Ui Yul Park)

要 約

擬似 인덕턴스는 두 개의 抵抗과 한 개의 演算增幅器만으로 構成된 位相 파라미터 制御回路에 依해 二端子 回路網으로 具現될 수 있었다. 提案된 回路를 解析한 結果 周波數에 關係없이 等價 인덕턴스가 一定함을 알았고 이를 約 100KHz의 周波數範囲에 걸쳐 實驗으로 確認하였다. 等價 인덕턴스의 實驗值와 理論值의 誤差는 最大 4% 미만이었다.

Abstract

A simulated inductance, with a phase parameter control circuit containing only two resistors and one operational amplifier, is realized as a two terminal network. Analytical results of the proposed circuit show that we can realize a simulated inductance for constant inductance value, and experimental results confirm the theoretical predictions. Error of maximum 4%, between theoretical and experimental results of equivalent inductance, has been observed over a wide range of frequencies up to about 100 KHz.

I. 序 論

擬似 인덕턴스 回路를 構成하기 위한 여러 가지 方法들이 提案되어 왔다.^{[1]~[4]}

本 論文에서는 電壓-電流 變換器와 入力 電壓의 位相을 移相하는 位相 파라미터 制御回路를 利用하여 二端子 回路網으로 擬似 인덕턴스를 構成하고자 한다.

位相制御回路와 電壓-電流 變換器를 利用하여 入力 電壓과 入力 電流사이에 位相差가 90°가 되게 하면 入力 임피던스는 純誘導性이 되고, 180°가 되게 하면 入力 임피던스는 純負抵抗이 된다. 이를 利用하여 負抵

抗 回路 및 SCR 모델 回路 等을 構成한 研究^[5]가 발표된 바 있다.

Kudo 等이 發表^[4]한 擬似 인덕턴스 回路의 構成은 電壓-電流 變換器와 位相 파라미터 制御器로 볼 수 있는 積分器로 되어 있다. 電壓-電流 變換器는 트랜지스터를 使用하였고 위상 지연을 주기 위한 積分器는 餌還 있는 演算增幅器와 抵抗 및 容量器를 使用하였다. 그러나 그의 回路에서는 그 밖에도 演算增幅器의 極點을 補償하고 直流 차단을 為하여 容量器를 3개나 더 使用하고 버퍼 回路를 포함하고 있으므로 그構成이 複雜하여 시스템의 신뢰성에 問題가 있다.

그러나 여기서는 신뢰도를 改善하기 위하여 容量器를 쓰지 않고 演算增幅器와 抵抗만으로 濾波器를 設計하는 最近의 傾向^{[6]~[7]}에 따라 位相 파라미터 制御回路를 容量器 없이 演算增幅器와 抵抗만으로 構成하였다. 이렇게 構成된 回路의 等價 인덕턴스와 等價 抵抗의

*正會員, 慶北大學校 工科大學 電子工學科

(Dept. of Electronics Eng., Kyung-pook National Univ.)

接受日字 : 1983年 2月 14日

크기는 周波數에 無關할 범위가 넓어질 것으로豫想하였다. 그리고 構成된 回路의 入力 임피던스를 理論적으로 해석하여 얻어진 等價 인터던스의 값과 等價 抵抗값의 타당성을 實驗的으로 確認하고 誤差에 對해서도 檢討하였다.

II. 擬似 인덕턴스 回路의 構成 및 解析

1. 擬似 인덕턴스 回路의 構成

擬似 인더턴스를 얻을 수 있는 回路의 構成圖는 그림 1과 같다.




그림 1. 擬似 인덕턴스 回路의 構成圖

Fig. 1. Block diagram of a simulated inductance circuit.

그림 1은 位相 파라미터 制御器와 電壓-電流 變換器로 構成된다. 入力 電壓 e_1 는 位相 파라미터制御器를 거쳐서 θ 만큼 位相이 變化된 出力電壓 e_0 가 되고 이 出力電壓 e_0 는 다시 電壓-電流 變換器에 印加되어져서 入力電流 i_1 로 된다. 結局 入力電壓 e_1 와 入力電流 i_1 사이에 θ 만큼 位相差가 발생된다.

2. 擬似 인덕턴스 回路의 解析

本論文에서 提案된 擬似 인더턴스 회로는 그림2와 같다.

位相制御回路은 演算增幅器 Q_1 과 抵抗 R_1, R_2 에 의하여 구성된다. Q_1 의 음센은 抵抗 r_1 과 r_2 에 의하여 조정되고 A點의 直流成分은 容量器 C_1 에 의하여 B點으로 傳達되지 않는다. 電壓-電流 變換器는 트랜지스터 Q_2 와 바이어스 저항 R_3, R_4 및 에미터 저항 R_E 로 구성된다.

위 회로의 등가 임피던스 $Z(j\omega)$ 는 다음과 같이 유도된다.

Q_1 에 궤한이 있을 경우 傳達 函數 $T(S)$ 는

$$T(S) = \frac{e_0(S)}{e_i(S)} = \frac{G}{(1+s\tau_1)(1+s\tau_2)} \quad (1)$$

가 된다. 단 $G = 1 + \frac{R_1}{R_2}$ 는 直流 利得이고 τ_1 과 τ_2 는

각각 Q_1 回路의 利得이 G일 때의 1次 및 2次 極点




그림 2. 擬似 인터널스 回路圖

Fig. 2. Schematic diagram of a simulated inductance.

周波數를決定짓는回路時定數를나타낸다.

Q_1 回路의 出力 電壓 e_0 가 電壓 - 电流 變換器인 Q_2 를 거쳐서 변화된 전류를 i_2 라 하면 그 관계식은

$$i_i = g_{m1}e_0 + g_{m2}e_t \quad (2)$$

가 된다. 實際로 回路를 설계하는데 있어서 $h_{se} \gg 1$, $h_{se} R_E \gg h_{ie}$, $h_{re} \gg h_{oe} h_{ie}$, $h_{re} \approx 0$ 및 $h_{re} R_E \gg R_i$ 인 條件이 만족되면 g_{m1} 과 g_{m2} 는 다음과 같이 주어진다. [4]

$$g_{m1} \approx \frac{R_4}{R_E(R_1+R_4)} \quad (3)$$

$$g_{m2} \approx \frac{h_{oe}(h_{ie} + R_3 // R_4)}{R_F h_{ie}} \quad (4)$$

式 (1), (2)로 부터 의사 인덕턴스의 등가 임피던스 $Z(i\omega)$ 는

$$Z(j\omega) = \frac{e_i(j\omega)}{i_i(j\omega)} = \frac{1}{g_m + \frac{G}{(1 - w^2 \tau_1 \tau_2) + jw(\tau_1 + \tau_2)}} = R_o(\omega) + jwL_o(\omega) \quad (5)$$

가 된다. 式(5)에서 등가 저항 $R_e(\omega)$ 및 등가 인덕터스 $L_e(\omega)$ 는 각각 다음과 같이 얻어진다

$$R_e(\omega) = \frac{1}{g_m G} \cdot \frac{1 - \omega^2 \tau_1 \tau_2}{1 + \frac{(\tau_1 + \tau_2)^2 g_m^2}{G^2 g_m^2} \omega^2} \quad (6)$$

$$L_e(\omega) = \frac{\tau_1 + \tau_2}{g_m G} \cdot \frac{1}{1 + \frac{(\tau_1 + \tau_2)^2 g_m^2}{G^2 g_m^2}} \omega^2 \quad (7)$$

$$\text{단 } \frac{g_{m2}}{g_{m1}G} (1 - \omega^2 \tau_1 \tau_2) \ll 1$$

그런데 $\tau_2 \ll \tau_1$, $\frac{g_{m2}}{g_{m1}} \ll 1$, $\frac{G}{\tau_1} = \omega_T$ (ω_T 는 연산증폭기)
 이들이 1인 때의 차단주파수) 이므로 $\omega \leq \omega_T$ 인 周
 数의 범위에서 式(6)과 式(7)은 다음과 같이 誘導된다.

$$R_e(\omega) = \frac{1 - \omega^2 \tau_1 \tau_2}{\pi \int_{-\infty}^{\infty}} = \frac{R_E}{C V} (1 - \omega^2 \tau_1 \tau_2) \quad (6)$$

$$L_e(\omega) = \frac{\tau_1}{g_m G} = \frac{R_e}{\omega_\tau K} \quad (7')$$

단 $K = \frac{R_4}{R_3 + R_4}$ 임.

따라서 $Q(\omega)$ 는 式(6)·(7)'로부터

$$Q(\omega) = \frac{\omega L_e(\omega)}{R_e(\omega)} = \frac{G \omega}{\omega_T (1 - \omega^2 \tau_1 \tau_2)} \quad (8)$$

가 된다.

3. $\text{Re}(\omega)$, $\text{Le}(\omega)$, $Q(\omega)$ 의 解析

擬似 인더턴스 회로의 式(6)', (7)' 및 (8)에 依한
 $\text{Re}(\omega)$, $\text{Le}(\omega)$ 및 $Q(\omega)$ 의 周波數 特性을 그림3에 나타내었다.




그림 3. $\text{Re}(\omega)$, $\text{Le}(\omega)$ 및 $Q(\omega)$ 의 周波數 特性

Fig. 3. Frequency Characteristics of $\text{Re}(\omega)$, $\text{Le}(\omega)$ and $Q(\omega)$.

1) 等價低抗 $\text{Re}(\omega)$

式(6)에서 등가 저항 $\text{Re}(\omega)$ 의 값이 3dB 감소하는 주파수를 ω_A 라 하면 $\omega_A = 0.54/\sqrt{\tau_1, \tau_2}$ 가 되고 $\omega < \omega_A$ 인 주파수 범위에서 저항값은 일정하다. 그러나 주파수가 더욱 증가하면 등가 저항 $\text{Re}(\omega)$ 의 값은 점차 감소하여 $\omega_B = 1/\sqrt{\tau_1, \tau_2}$ [rad/sec]인 주파수에서 0이 된다. 그리고 $\omega > \omega_B$ 인 주파수에서 등가 저항 $\text{Re}(\omega)$ 는 負抵抗이 된다.

식(6)'에서부터 증폭 회로의 이득 G 가 증가하면 $\text{Re}(\omega)$ 의 값은 감소함을 알 수 있다. 또 G 가 증가하면 τ_1 이 증가하므로 ω_A 와 ω_B 가 작아져서 $\text{Re}(\omega)$ 의 값이 일정한 주파수 영역도 좁아짐을 알 수 있다.

2) 等價 인덕턴스 $Le(\omega)$

式(7)'에서부터 等價 인더턴스 $Le(\omega)$ 의 값은 예미
터 저항 R_E 와 바이어스 저항 R_3, R_4 및 연산 증폭기의
이득이 1일 때의 차단 주파수 ω_T 에 依하여 결정되고
주파수에 따라 變化하지 않음을 알 수 있다.

3) $Q(\omega)$

$Q(\omega)$ 는 式(8)에서부터 주파수가 비교적 낮은 영역 ($\omega < \omega_a$)에서는 주파수에 비례하여 증가하고 $\omega_a < \omega < \omega_b$ 인 주파수 영역에서 주파수에 따라 급격히 증가함을 알 수 있다. 또 증폭회로의 이득 G 가 크면 $Q(\omega)$ 의 값도 증가한다.

4) 感度

$\text{Re}(\omega)$, $\text{Le}(\omega)$ 및 $\text{Q}(\omega)$ 의 感度를 $S_x^y = (x/y)(\partial y/\partial x)$ 의 定義式에 依하여 모든 回路 素子에 对해 구하면 다음과 같다.

$$\begin{array}{lll}
S_{RE}^{Re} = 1 & S_{\tau z}^{Re} = \frac{-\omega^2 \tau_1 \tau_2}{1 - \omega^2 \tau_1 \tau_2} & S_c^q = \frac{1}{1 - \omega^2 \tau_1 \tau_2} \\
S_{R3}^{Re} = \frac{R_3}{R_3 + R_4} & S_{RE}^{Le} = 1 & S_{w\tau}^q = \frac{-1}{1 - \omega^2 \tau_1 \tau_2} \\
S_{R4}^{Re} = -\frac{R_3}{R_3 + R_4} & S_{R3}^{Le} = \frac{R_3}{R_3 + R_4} & S_w^q = \frac{1 + \omega^2 \tau_1 \tau_2}{1 - \omega^2 \tau_1 \tau_2} \\
S_{w\tau}^{Re} = \frac{\omega^2 \tau_1 \tau_2}{1 - \omega^2 \tau_1 \tau_2} & S_{R4}^{Le} = \frac{-R_3}{R_3 + R_4} & S_{\tau z}^q = \frac{\omega^2 \tau_1 \tau_2}{1 - \omega^2 \tau_1 \tau_2} \\
S_c^{Re} = \frac{-1}{1 - \omega^2 \tau_1 \tau_2} & S_{w\tau}^{Le} = -1 &
\end{array}$$

$$\text{단, } \omega'_{\tau_1\tau_2} = 1 - \frac{1}{Q} \cdot \frac{C\omega}{\omega_T}$$

따라서 $\omega^2\tau_1\tau_2 \ll 1$ 周波數 범위에서 모든 回路 素子에 대한 感度는 1 以下임을 알 수 있다.

III. 實驗及考察

提案된 의사 인더턴스 회로를 다음과 같은 素子들을便用하여 構成하였다. 그림 2에서 Q_1 은 LM741CN, Q_2 는 2SA562, $R_s=22k\Omega$, $R_i=33k\Omega$, $R_E=3.9k\Omega$, $C1=20\mu F$ 였고 R_1+R_2 는 200k Ω 의 가변 저항을 사용하였다.

위와같이 구성된 회로에서 $G=1000$ 일때 10kHz에서의 入力電壓 e_i 와 入力電流 i_i 의 位相關係는 그림 4와 같다.




그림 4. 模擬 인더턴스의 電壓 e_i 와 電流 i_i 의 位相關係
Fig. 4. Phase diffence between e_i and i_i of a simulated inductance.

1. $Re(\omega)$, $Le(\omega)$ 의 計算

사용된 연산 증폭기 회로의 이득 G 변화에 따른 f_i 과 f_B 의 측정된 값은 표 1과 같다.

표 1. 연산 증폭기 회로의 f_i 과 f_B

Table 1. f_i and f_B of operational amplifier circuit.

G	f_i , f_B	f_i [KHz]	f_B [KHz]
10		61.06	284.2
100		5.97	83.35
1000		0.61	43.66
2000		0.30	38.8

이때 f_i 는 연산 증폭기 회로의 1차 극점 주파수이고, f_B 는 入出力의 위상차가 90° 일 때의 주파수이다.

사용된 트랜지스터의 h -파라미터는 $h_{ie}=0.95k\Omega$, $h_{re}=62$ 이었으므로 式(3)과 (4)를 유도하기 위한 條件들을 만족하였다.

이득 G 의 변화에 따른 $Re(\omega)$ 와 $Le(\omega)$ 의 계산치는

표 2와 같다. $Re(\omega)$ 의 계산치는 式(6)'에서 $\omega=0$ 일 때 $R_e=R_E(R_s+R_i)/GR_i$ 의 값이고, $Le(\omega)$ 의 계산치는 式(7)'에서 $Le=\tau_1 R_E(R_s+R_i)/GR_i$ 값이다.

표 2. $Re(\omega)$ 와 $Le(\omega)$ 의 計算值

Table 2. Caculated values of $Re(\omega)$ and $Le(\omega)$.

G	R_e, Le	R_e [Ω]	L_e [mH]
10		650	1.71
100		65	1.75
1000		6.5	1.71
2000		3.25	1.74

2. $Re(\omega)$ 및 $Le(\omega)$ 의 實驗結果

$Re(\omega)$ 와 $Le(\omega)$ 의 實驗值는 그림 5와 같이 測定回路를 구성하여 ベク터線圖法으로 求하였다.

그림 6에서 θ_1 은 그림 5의 A点에서의 電壓-電流位相差이고, θ_2 는 A'点에서의 電壓-電流位相差이다.




그림 5. 測定回路

Fig. 5. Measurement circuit.





그림 6. ベクタ線圖

Fig. 6. Vector diagram.

그림 7. $\text{Re}(\omega)$ 와 $\text{Le}(\omega)$ 의 周波數 特性

(a) $G=10$, (b) $G=100$, (c) $G=1000$,
(d) $G=2000$ 인 경우


Fig. 7. Frequency characteristics of $\text{Re}(\omega)$ and $\text{Le}(\omega)$, in the cases of
(a) $G=10$, (b) $G=100$, (c) $G=1000$ and (d) $G=2000$.

$\text{Re}(\omega)$ 와 $\text{Le}(\omega)$ 를 구하기 위해서는 θ_1 을 측정하고, $\tan \theta_1 = 2 \tan \theta_2$ 가 되도록 가변 저항 R 의 값을 調整 한다. 이때 $\text{Re} = R$ 이고 $\text{Le} = (\text{Re} \tan \theta_1) / \omega$ 이다. Re 가 负抵抗인 경우는 $\theta_2 = 90^\circ$ 가 되도록 R 을 조정하여 $R = -\text{Re}$ 에 의해 구하였다.

G 的 變化에 따른 $\text{Re}(\omega)$ 와 $\text{Le}(\omega)$ 的 주파수 特성을 측정하여 그림 7에 나타내었다.

3. $Q(\omega)$ 的 算出

$Q(\omega)$ 는 $\text{Re}(\omega)$ 와 $\text{Le}(\omega)$ 的 測定值로부터 $Q(\omega) = \omega \text{Le}(\omega) / \text{Re}(\omega)$ 를 利用하여 算出하였고 그 結果를 그림 8에 나타내었다.

그림 8. $Q(\omega)$ 的 周波數 特性Fig. 8. Frequency characteristics of $Q(\omega)$.

위와 같은 $\text{Re}(\omega)$, $\text{Le}(\omega)$ 및 $Q(\omega)$ 的 測定結果는 理論的인 解析의 타당성을 보여 주고 있다. 그러나 抵周波 領域과 ω_B 부근에서의 測定值는 理論值와 最大 4 % 程度의 誤差가 觀察되었다. 이런 誤差의 原因은 主로 測定 機器의 正確度에 起因하는 것으로 볼 수 있다. 測定 機器는 位相 測定時의 分解能이 0.1°인 HP 3575A Gain-Phase Meter를 使用하였다. 따라서 位相이 0°에 가까워지면 뱍터線圖法에 의한 測定이 困難 하여지고, 位相이 90°에 가까워 질 수록 誤差는 증가하였다.

그리고 周波數가 ω_B 以上의 領域에서는 负抵抗이 發生됨을 관측할 수 있었고 이 负抵抗 領域에서의 回路利用에 대하여는 새로운 研究가 必要할 것이다.

回路의 Q 값은豫測한대로 $\omega < \omega_A$ 的 주파수 영역에서

주파수에 따라 선형적으로 증가하였고, G에 따라서도 증가함을 관측할 수 있었다.

IV. 結論

本論文에서는擬似 인덕턴스를 積分器대신에 演算增幅器와 抵抗으로된 位相制御回路를 이용하여 回路構成이 간단한 二端子網으로 實現하였다.

提案된 回路의 等價 인덕턴스는 周波數에 無關하게一定하고 等價抵抗은 $\omega < \omega_A$ 인 周波數領域에서는 거의 일정한 값을 가지며 $\omega > \omega_A$ 인 周波數領域에서는 急激히 減少하여 $\omega = \omega_B$ 인 周波數에서부터 負抵抗을 가짐을 理論的으로 解析하였다.

實驗의 結課는 理論值와 最大 4%의 誤差내에서 解析의 타당성을 確認할 수 있었다.

參考文獻

- [1] A. Antoniou and K.S. Naidu, "Modeling of a gyrator circuit," *IEEE Trans. Circuit Theory*, vol. CT-20, pp. 533-540, Sept. 1973.
- [2] M. Ahmed, "A grounded capacitor high-Q inductance simulator for tuned circuit applications," *Proc. IEEE*, pp. 1627,

1976.

- [3] S. Noguchi, "Inductance simulation using integrator," in *Circuit and Systems Theory Meeting of IECE Japan*, CPM76-94, pp. 79-86, Nov. 1976.
- [4] M. Kudo, K. Hiwada and S. Noguchi, "High-Q inductance circuit using integrator and its application," *IEEE Trans. on Circuits and Systems*, vol. CAS-27, no. 12, Dec. 1980.
- [5] Ui Yul Park, "A study on composition of the negative-resistance circuit," *The Journal of the Korean Institute of Electronics Engineers*, vol. 10, no. 6, pp. 296-309, Dec. 1973.
- [6] H.K. Kim and J.B. Ra, "An active biquadratic building block without external capacitors," *IEEE Trans. on Circuit and Systems*, vol. CAS-24, no. 12, pp. 689-694, Dec. 1977.
- [7] R. Sehauman, "Low sensitivity high-frequency tunable active filter without external capacitors," *IEEE Trans. on Circuit and Systems*, vol. CAS-22, no. 1, pp. 39-44, Jan. 1975.