

이온注入한 MOSFET에 대한 Threshold 전압의 모델링

(Threshold Voltage Modeling of Ion-Implanted MOSFET's)

柳鍾善*, 金如煥*, 金輔佑*

(Jong Son Lyu, Yeo Hwan Kim and Bo Woo Kim)

要 約

본論文에서는 채널에 봉소를 이온주입하여 불균일한 도우팅 profile을 가지는 n-채널 MOSFET의 threshold 전압에 대하여 보다 간단한 모델링을 기술하였다. 실제의 도우팅 profile을 지수적인 profile로近似시키고 Poisson방정식과 depletion approximation을 이용하여 실리콘 표면의 potential, 最大空乏層의 폭 그리고 threshold 전압을 구하였다. 계산한 threshold 전압이 실험치와 잘 일치한다는 사실은 이온注入한 MOS素子들에 대하여指數的인 도우팅 profile로近似시킬 수 있다는 타당성을 보여 주고 있다.

Abstract

More simplified modeling for the threshold voltage of n-channel MOSFET's with non-uniform doping profile by boron implantation in channel region is described in this paper.

Assuming the approximated exponential profile and using the Poisson equation and depletion approximation, expressions for the surface potential, maximum depletion width and threshold voltage are derived. The good agreement between the theory and experimental results shows the validity of the approximated exponential profiles for many ion-implanted MOS devices.

I. 序 論

N-채널 MOSFET에 있어서 threshold 전압을 조절하기 위하여 이온注入하는 방법을 널리 이용하고 있다. 게이트 酸化膜을 통하여 실리콘 substrate에 봉소를 이온注入시켜 열처리함으로써 substrate 표면의 도우팅 profile을 바꿈과 동시에 threshold 전압을 높일 수 있다.

Threshold 전압의 변화는 주로 게이트 酸化膜의 두

께, 봉소 이온의 에너지와 dose, 그리고熟處理과정에 지배적으로 좌우된다. 이온의 에너지와 dose가 높아지면 봉소 이온들의 일부가最大空乏層 밖으로 밀려나게 되어 threshold전압에는 기여하지 않으나 body effect를 증가시킨다.¹¹

MOSFET의 채널에 이온注入된 불순물은 그 도우팅 profile을 Gaussian함수로 기술할 수 있다. Trautman¹²과 Fu¹³등은 Gaussian profile로서 threshold전압을 구하는 동시에空乏層 폭의 함수로 실리콘 표면 potential의表現式을 얻었다. 그러나 그들의表现式은 2차, Gaussian과 error 함수등 3 가지의 다른 함수들을 포함하여 매우 복잡하므로空乏層 폭을 구하려면numerical analysis를 하여야 한다.¹⁴空乏層과 threshold 전압에 대한 표현식이closed-form이 되지 않으면素子에 대한 다른 여러가지의變數, 특히 짧은 채널 효과를 위한變數를 유도하는데 큰 장애 요인이 된다.

*正會員, 韓國電子技術研究所

(Korea Institute of Electronics Technology)

接受日字 : 1984年 6月 15日

(※ 본 연구는 과학기술처에서 시행한 '83년도 국책과제인 "모스 기술개발에 관한 연구"사업의 일환으로 이루어졌음.)

도우핑 profile을 실제와近似하게 간략화시켜空乏層의 폭과 threshold전압을 구하는 방법은 많이 알려져 있으나^[4,5,6]近似화한 profile의 segment가 많을수록 경계치 조건을 일일이 구하여야 하므로式이 복잡해진다.

본論文에서는 Gaussian profile을指數的인 profile로近似시켜空乏層의 폭과 threshold전압을 구하고 좁은 채널을 가지는 MOSFET의 threshold전압을 구하는데 응용하였다. 실험치와 계산치는 매우 잘 일치하며 따라서指數的인 profile로서 threshold전압을 모델링하는 것이 타당성을 가짐을 알 수 있다.

II. 도우핑 Profile 모델과 Threshold 전압의 계산

Gaussian profile에 보다近似시켜空乏層의 폭과 threshold전압 V_T 를 구하기 위하여 그림1에서 예시한 바와 같이指數적인 profile을 SUPREM II profile에近似시켰다. 그림에서 x_0 는 봉소注入時 봉소이온의 projected range이며 a 는 SUPREM II simulation으로얻은 profile의 tail에近似시키기 위하여 가정한 상수인데 이온注入 에너지와熱處理가 커질수록 봉소들이profile의 가장자리로퍼져나가게 되므로식(1)의 a 값은작아지게된다.

$$N_A(x) = N_{A0} e^{-a|x-x_0|} + N_B \quad (1)$$

여기서 N_{A0} 는 봉소의最大濃度이며 N_B 는substrate의 봉소濃度이다.

두께가 T_{ox} 인 게이트 酸化膜으로봉소가이온注入되면酸化膜에의하여 일부의이온들이遮閉된다. 봉소




그림1. 이온주입한 profile에 대한 지수적인 근사
Fig. 1. Exponential approximation of implanted profiles.

dose가 실리콘내로注入되는비율을 F_T 라하고이온注入 dose를 N_t 라하면

$$N_t \cdot F_T = \int_0^\infty N_t e^{-a|x-x_0|} dx \quad (2)$$

가되고따라서 N_t 는

$$N_t = \frac{N_t \cdot F_T \cdot a}{2 - e^{-a \cdot x_0}} \quad (3)$$

가된다. F_T 는 게이트酸化膜의두께와봉소이온에너지에따라변하는데,본실험에있어서酸化膜의두께가900,650과400Å일때 F_T 는각각0.93,0.97과0.99이다.

Poisson방정식과depletion approximation을사용하여실리콘bulk로부터표면까지의표면potential ψ_s 를구하면

$$\begin{aligned} \psi_s = & (q/\epsilon_s) \int_0^{x_d} x N_A(x) dx \\ & + (kT/q) [x_d/N_A(x_d)] (dN_A/dx)_{x=x_d} \\ & + (kT/q) \ln[N_B/N_A(x_d)] \end{aligned} \quad (4)$$

가된다.^[7]여기서 ϵ_s 는실리콘의유전계수, x_d 는공핍층의폭, kT/q 는열전압이며 N_A 는이온화된봉소의濃度이다. 실리콘 표면의 불순물濃度가 일정하지않을경우strong surface inversion은표면의소수캐리어(電子)濃度가공핍층경계면의다수캐리어(hole)의濃度와같거나초과할때일어난다고가정한다.^[7]Strong inversion이일어날때의표면potential, ψ_{inv} 은

$$\psi_{inv} = (kT/q) \ln[N_A(x_{d,max}) N_B/n_i^2] \quad (5)$$

으로된다.여기서 n_i 는실리콘의眞性濃度로상온에서약 10^{10}cm^{-3} 의값을갖는다.最大空乏層의폭 $x_{d,max}$ 은(4)와(5)를연립시키면구할수있다.

$$\begin{aligned} & (kT/q) \ln[N_A(x_{d,max}) N_B/n_i^2] \\ & = (q/\epsilon_s) \int_0^{x_{d,max}} x N_A(x) dx \\ & + (kT/q) [x_{d,max}/N_A(x_{d,max})] (dN_A/dx)_{x=x_{d,max}} \\ & + (kT/q) \ln[N_B/N_A(x_{d,max})] \end{aligned} \quad (6)$$

式(1)을式(6)에대입하고 $x_{d,max}$ 이 x_0 보다크다고가정하면式(6)은式(7)로된다.

$$\begin{aligned} & (kT/q) \ln[(N_B + N_{A0} e^{-a(x_{d,max}-x_0)}) \cdot N_B/n_i^2] \\ & = (q/\epsilon_s) |N_{A0}| [e^{-ax_0} - e^{-a(x_{d,max}-x_0)}]/a^2 + 2x_0/a - x_{d,max} \cdot \\ & \quad \cdot e^{-a(x_{d,max}-x_0)}/a + N_B \cdot x_{d,max}^2/2| \\ & \quad - (kT/q) (x_{d,max} \cdot e^{-a(x_{d,max}-x_0)}) \\ & \quad + (kT/q) |\ln[N_B/(N_B + N_{A0} e^{-a(x_{d,max}-x_0)})]| \end{aligned} \quad (7)$$

V_T 를높이기위하여이온注入dose를늘리더라도대부분의경우 $x_{d,max}$ 은 x_0 보다크며,式(7)을iteration방법으로풀면 $x_{d,max}$ 을구할수있다.

MOSFET의 V_T 는다음의式으로표현된다.^[7]

$$V_T = \phi_{ms} - \frac{Q_{ss}}{C_{ox}} + \psi_{inv} + \frac{q}{C_{ox}} \int_0^{x_{d,max}} N_A(x) dx \quad (8)$$

여기서 C_{ox} 은 단위면적당의 酸化膜 capacitance, Q_{ss} 은 等價的 경계면 電荷密度이며 ϕ_{ms} 는 게이트와 Si substrate 사이의 일 함수(work function)의 差異인데 Si 표면에 봉소를 注入한 경우에는 표면의 Fermi potential, E_F 가 減小하여 ϕ_{ms} 또한 減小하게 된다. 따라서 본 論文에서는 게이트의 ϕ_m 과 最大 공핍층 폭 ($x_{d,max}$)에서의 ϕ_s 와의 差異를 ϕ_{ms} 로 假定하였다. 즉 ϕ_{ms} 는

$$\phi_{ms} = \phi_{mso} + (kT/q) \ln [N_B/N_A(x_{d,max})] \quad (9)$$

이 된다. Polysilicon 게이트의 경우 ϕ_{mso} 는 약 -0.7 V 정도이다.

III. 짧은 채널 효과

짧은 채널 길이를 가진 MOSFET에서 $V_D = V_S = 0V$ 일 때, 채널의 소오스와 드레인 근처에서는 소오스와 드레인으로 부터 나오는 일부의 電氣力線이 채널 영역에 있는 bulk電荷에 끝나기 때문에 채널 아래에서의 空乏電荷量은 減小하게 된다. 따라서 게이트로부터 실리콘 substrate에 이르는 電氣場은 보다 적은 電荷量을 空乏시키게 되고 따라서 V_T 값은 낮아진다.^[1] 균일한 채널 도우팅의 경우 소오스 / 드레인 接合쪽의 空乏層 깊이를 구하여 幾何의으로 게이트에 의한 空乏電荷를 구할 수 있다. 이온注入한 채널 도우팅의 경우 接合部位에 따라 空乏層의 깊이, W_d 가 달라져 幾何의 인해석이 어려워진다. 接合영역에서의 built-in 포텐셜, V_{bi} 는 ψ_{inv} 보다 크므로 소오스와 드레인 영역에서 接合은 게이트보다 더 많은 空乏電荷의 分配를 받을 것이다.^[10] 따라서 接合깊이를 零으로 하여 式(10)에 의하여 W_d 를 구하고 이를 接合部位의 평균적인 空乏層의 깊이로 가정하면 $W_d > x_{d,max}$ 이 되어 앞의 電荷分配 효과를 나타낼 수 있다.

$$\begin{aligned} V_{bi} &= E_{Fn} - E_{F,w_d} \\ &= 0.55V + (kT/q) \ln [N_A(W_d) / n_i] \\ &= (q/\epsilon_s) \int_0^{W_d} x N_A(x) dx \\ &\quad + (kT/q) \left[\ln \left(\frac{W_d}{N_A(W_d)} \right) \left(\frac{dN_A}{dx} \right)_{w_d} + \right. \\ &\quad \left. \ln \left[N_B / N_A(W_d) \right] \right] \quad (10) \end{aligned}$$

짧은 채널에 있어서 V_T 는 V_{bi} 의 사다리꼴 近似를^[11] 약간 수정하여 구할 수 있다. 소오스와 드레인에 의하여 空乏되는 깊이는 게이트에 의한 것과는 다르며 그림 2에서 보인 바와 같이 사다리꼴內의 전체 電荷量 Q_s 는 式(11)과 같다.

$$Q_s = q \cdot \int_0^{x_{d,max}} N_A(x) dx \cdot W \cdot \left(\frac{L+L'}{2} \right) \quad (11)$$

여기서 W는 채널 폭이며 L+L'은 간단한 계산을 거치면

$$L+L' = 2(L-b)$$

$$b = x_i \left[\sqrt{1 + (W_d^2 + 2W_d \cdot x_i - x_{d,max}^2) / x_i^2} - 1 \right] \quad (12)$$

으로 되며 x_i 는 소오스와 드레인의 接合 깊이이다.




그림 2. 짧은 채널 효과를 위한 사다리꼴 근사법

Fig. 2. Trapezoidal approximation for short channel effect.

따라서 threshold 전압은 다음과 같다.

$$\begin{aligned} V_T &= \phi_{ms} - \frac{Q_{ss}}{C_{ox}} + \psi_{inv} + \frac{q}{C_{ox}} \cdot \int_0^{x_{d,max}} N_A(x) dx \cdot \\ &\quad \left\{ 1 - \left(\frac{x_i}{L} \right) \left[\sqrt{1 + (W_d^2 + 2W_d \cdot x_{d,max} - x_{d,max}^2) / x_i^2} - 1 \right] \right\} \quad (13) \end{aligned}$$

IV. 결과 및 고찰

Threshold 전압의 测定에 쓰이는 방법은 그림 3과 같이 일정한 드레인 전압(V_{DS})에서 게이트 전압(V_{GS})에 따른 드레인 전류(I_{DS})의 변화를 外挿하는 것이다. 線型 영역에서 동작하는 MOSFET의 V_T 는 I_{DS} 의 線型特性을 연장하여 V_{GS} 축에 만나는 점에서 $V_{DS}/2$ 를 減해 주면 된다.




그림 3. 선형 영역에서 각각 다른 봉소 dose를 가지는 MOS 트랜지스터의 게이트 threshold 특성

Fig. 3. Gate threshold characteristic for MOS transistors with different boron doses.

50keV의 이온 에너지로 봉소를注入하고 이후의 열처리 과정을 거쳤을 때 a 를 $(0.09\text{ }\mu\text{m})^{-1}$ 로 두면 실제의 도우팅 profile에近似한다. 900, 650과 400Å의酸化膜에 대하여 x_0 는 각각 0.07, 0.095와 0.12μm가 된다.

그림4는 봉소注入 dose에 따른 V_T 의 변화를 나타낸 것이다. 이온注入 dose가 작을 때는 대부분의 봉소 이온들이最大空乏層 영역내에 존재하므로 dose에 비례적으로 V_T 가 증가하나 $5 \times 10^{11}\text{ cm}^{-2}$ 이상의 dose에서는 이온注入된 봉소의 일부가最大空乏層 밖으로 나가게 되어 V_T 의 증가에 기여할 수 없으므로 V_T 의 증가율이 낮아진다. 여기서 Q_{ss} 은 NMOS 공정에 전형적인 값인 $5 \times 10^{10}\text{ cm}^{-2}$ 으로^[1] 하였으나酸化膜 두께가 많아질수록 이온注入에 의한 damage로 그 값은 커질 것으로 짐작되며 또한 봉소의 out-diffusion이 커질 것이므로 실리콘 표면의 봉소電荷量은 계산치보다 작아진다. 따라서酸化膜 두께가 400Å일 때 실험치보다 V_T 가 낮으나 650Å과 900Å의 경우는 계산치와 실험치가 잘 일치하고 있다.




그림4. 50keV의 봉소 이온에너지와 $7 \times 10^{14}\text{ cm}^{-3}$ 의 substrate 농도에 대하여 봉소 dose에 따른 threshold 전압의 변화

Fig. 4. Threshold voltage shifts vs. boron implant dose for ion energy of 50keV and substrate concentration of $7 \times 10^{14}\text{ cm}^{-3}$.

MOSFET는 네개의 단자(게이트, 소오스, 드레인과 substrate)를 가진 素子로서 substrate bias(back bias)의 크기는 중요하고 유용한 變數이므로 素子의 설계에 있어서 반드시 고려하여야 한다. Back bias가 인가되었을 때最大空乏層을 구하려면 式(7)의 원천에 back bias(V_{BS})를 더하면 된다. 여기서 구한 x_{dmax}

을 式(8)에 대입하면 threshold 전압을 얻을 수 있다. 그림5는 봉소 dose를媒介變數로 하여 back bias에 따른 threshold 전압의 변화를 보인 것이다. 봉소 dose가 커질수록 작은 back bias에 대하여 V_T 의 변화율이 커지는 데 이것은最大空乏層이 봉소가 이온注入된 실리콘 표면쪽으로 접근하기 때문이다. Back bias가 커지면 x_{dmax} 가 substrate쪽으로 밀려나게 되어 봉소 dose에 관계 없이 V_T 의 증가율은 같아지게 된다.




그림5. Back bias에 따른 threshold 전압의 변화
Fig. 5. Threshold voltage shifts as a function of back bias.

그림6은 좁은 채널 효과(narrow channel effect)가 나타나지 않도록 채널 폭을 $50\text{ }\mu\text{m}$ 로 한 MOSFET의 V_T 를 유효 채널 깊이의 함수로 나타낸 것이다. 유효 채널 길이 L_{eff} 는 I-V 특성 곡선의線型 영역에서 동일한 전압 조건으로 마스크상의 채널 길이가 서로 다른 여러 가지의 MOSFET에 흐르는 드레인 전류(I_{ds})의 逆數를 취하고 이를 채널 길이의 함수로 나타낸 다음 기울기의 延長線이 채널 길이 축과 만나는 점을 $2\Delta L$ 로 하고 이 값을 마스크상의 채널길이 L 에서 减한 값이다.

얇은 채널 효과가 크게 일어나도록 하려면 式(13)에서 알 수 있듯이 C_{ox} 를 줄이면 되는데, 따라서 게이트酸化膜의 두께가 900Å인 시료를 택하였고 비소(As)이온注入으로 이루어진 소오스와 드레인의接合 깊이 x_s 는 $0.5\text{ }\mu\text{m}$ 이다. $2.3 \times 10^{11}\text{ cm}^{-2}$ 의 dose 외에는 계산치는 실험치와 잘 일치한다. Dose가 작을 경우 x_{dmax} 과 W_d 는 back bias나 소오스/드레인 전압에 따라서 그 변화폭이 커지는 데 축정상 V_{BS} 에 0.1 V 를 가하므로 드레인에 의한空乏層의 깊이는 소오스에 의한 것보다

다소 크다. 따라서 Q_B 가 작아지므로 $|\Delta V_T|$ 는 계산한 값보다 커진다. Dose가 커지면 $x_{d,max}$ 과 W_d 는 큰 비율로 감소하므로 V_T 의 变化幅도 균일한 도우핑의 경우와 별로 差異가 없다.




그림 6. 유효 채널 길이에 따른 threshold 전압의 변화
Fig. 6. Threshold voltage shifts as a function of effective channel length.

본 論文에서의 모델을 여러가지의 봉소 dose로 실리콘 표면에 이온注入한 MOS capacitor의 最小 capacitance를 구하는 데 응용할 수 있다. 그림 7은 50 keV의 에너지로 560Å의 게이트 酸化膜을 통하여零




그림 7. 봉소 dose에 따른 최소 capacitance의 변화
Fig. 7. Minimum capacitance shifts with a boron implant dose.

에서 $10 \times 10^{11} \text{ cm}^{-2}$ 까지 변하는 MOS capacitor의 C-V 곡선이다. 게이트 전압에 따른 capacitance는 1MHz의 small signal에 의하여 测定하였다. MOS capacitor의 最小 capacitance C_{min} 은 다음과 같다.^[16]

$$\frac{1}{C_{min}} = \frac{1}{C_{ox}} + \frac{1}{C_s(x_{d,max})} \\ = \frac{\epsilon_{ox} \cdot x_{d,max} + \epsilon_s \cdot T_{ox}}{\epsilon_{ox} \cdot \epsilon_s \cdot A} \quad (14)$$

여기서 ϵ_{ox} , ϵ_s 와 T_{ox} 는 각각 酸化膜의 誘電率, 실리콘의 誘電率과 酸化膜의 두께이며 A는 capacitor의 面積이다. 點線은 계산한 C_{min} 의 값인데 모든 봉소 dose에 대하여 실험치와 잘 일치하고 있으며 이는 불균일한 불순물 profile에 대한 본 論文에서의 모델이 실제 응용에 적합하다는 것을 보여 주고 있다.

V. 結論

채널에 이온注入하고 處熟理하여 형성된 도우핑 profile을 指數的인 profile로 近似시키고 Poisson 방정식과 depletion approximation으로 最大 空乏層 깊이와 threshold 전압을 구하여 이를 修正한 Yau 모델에 응용하여 얇은 채널 효과를 구하였다. 이온注入 dose, 유효 채널 길이와 back bias의 함수로 구한 threshold 전압은 誤差界限内에서 실험치와 잘 일치하였다. MOS capacitor의 最小 capacitance를 구하는 데도 이 모델을 이용하였으며 측정한 C_{min} 값에 잘 일치한다. 따라서 이들은 실제의 도우핑 profile을 指數함수의 형태로 近似시킨 모델이 타당성을 가진다는 것을 보여 준다.

参考文献

- [1] S. Horiuchi, "Threshold voltage shifts of n-channel Si-gate MOSFET's," *IEEE Trans. Electron Devices*, vol. ED-22, no. 11, pp. 1038-1043, Nov., 1975.
- [2] R.R. Troutman, "Ion-implanted threshold tailoring or insulated gate field-effect transistors," *IEEE Trans. Electron Devices*, vol. ED-24, no. 3, pp. 182-192, Mar., 1977.
- [3] K.Y. Fu, "A new analysis of the threshold voltage for non-uniform ion-implant MOSFET's," *IEEE Trans. Electron Devices*, vol. ED-29, no. 11, pp. 1810-1813, Nov., 1982.
- [4] S.W. Tarasewicz and C.A.T. Salama, "Theory of the surface depletion region for semiconductors with linearly graded impurity profiles," *Solid-St. Electron.*, vol. 27, no. 1, pp. 33-43, Jan., 1984.

- [5] 유종선, 강진영, 이만구, 이종덕, "N-channel MOSFET에 있어서 Threshold Voltage의 특성," 大韓電子工學會 秋季綜合學術大會 論文集, 第5卷 第2號, pp. 232-234, 11. 1982.
- [6] P.K. Chatterjee, J.E. Leiss, G.W. Taylor, "A dynamic average model for the body effect in ion implanted short channel ($L = 1\mu m$) MOSFET's," *IEEE Trans. Electron Devices*, vol. ED-28, no.5, pp. 606-607, May, 1981.
- [7] G. Doucet and F.V.D. Wiele, "Threshold voltage of nonuniformly doped MOS structures," *Solid-St. Electron.*, vol. 16, pp. 417-423, 1973.
- [8] L.D. Yau, "A simple theory to predict the threshold voltage of short-channel IGFET's," *Solid-St. Electron.*, vol. 17, pp. 1059-1063, 1974.
- [9] G.W. Taylor, "Subthreshold conduction in MOSFET's," *IEEE Trans. Electron Devices*, vol. ED-25, no. 3, pp. 337-350, Mar., 1978.
- [10] A.S. Grove, *Physics and Technology of Semiconductor Devices*. Wiley, New York, pp. 272, 1967.