

RNS를 이용한 벡터 座標 回轉 演算 프로세서

(A Vector-Coordinate-Rotation Arithmetic Processor Using RNS)

趙 源 敬*, 林 寅 七**

(Won Kyung Cho and In Chil Lim)

要 約

本論文에서는 RNS(Residue Number Systems)를 이용하여 벡터의 座標 回轉 演算 프로세서와 sine과 cosine의 근사값을 구하는 方法을 提案하였다. 提案된 알고리즘은 CORDIC 알고리즘 보다 高速의 回轉 演算을 실행할 수 있다.

시뮬레이션結果, sine과 cosine의 值의 平均 誤差는 0.0025였고 回轉 演算의 平均 誤差는 0.65였다. 또한 提案된 프로세서는 同一한 構造의 演算表의 排列에 의하여 構成되기 때문에 設計가 용이하고 集積回路로 製作하기가 容易하다.

Abstract

This paper shows that we can design a vector-coordinate rotation processor and obtain the approximate evaluations of sine and cosine based upon the use of residue number systems. The algorithm results in the considerable improvement of the computation speed when compared to CORDIC algorithm.

The results from computer simulation show that the mean error of sine and cosine is 0.0025 and the mean error of coordinate rotation arithmetic is 0.65. Also, the proposed processor has the efficiency for the design and fabrication of integrated circuit, because it consists of the array of idecentially structured look-up tables.

I. 序 論

最近, 並列處理가 가능하고 回路 設計 方法이 組織的인 RNS(Residue Number Systems)을 이용한 演算回路의 設計에 관한 研究가 활발하다.^[1]

RNS를 이용한 디지털 回路의 設計 方法은 1967년 Szabo와 Tanaka에 의하여 基本 理論이 확립되었다.^[2] 현재에는 Taylor, Jenkins 等에 의하여 디지털 信號處

理用 乘算器,^[3] 디지털 필터,^[4] FFT,^[5] 等의 回路 設計에 RNS가 주로 이용되고 있다.

直角 座標系에서 벡터 R의 성분 X, Y와 回轉角 θ 가 주어진 경우 座標 回轉 演算을 위해서는 $\cos \theta$ 와 $\sin \theta$ 의 值을 구하여야 하고 4回의 乘算과 2回의 加・減算이 필요하다.

既存의 디지털 信號 處理 알고리즘에서는一般的으로 乘算의 回路 構成이 복잡하고 動作 速度가 느리기 때문에 乘算을 줄이거나 생략할 수 있는 方法을 摸索하고 있다.^[6]

CORDIC(Coordinate Rotation Digital Computer)^[7]에서는 乘算을 shift와 加算으로 변환하여 간단한 回路 構成으로 回轉 演算을 실행할 수 있지만 演算 알

*正會員 慶熙大學校 工科大學 電子工學科
(Dept. of Elec. Eng., Kyunghee Univ.)

**正會員 漢陽大學校 工科大學 電子工學科
(Dept. of Elec. Eng., Hanyang Univ.)
接受日字：1986年 3月 3日

고리즘이 逐次形이므로 高速 演算은 불가능하다.

그러나 RNS에서는 乘算과 加·減算의 演算速度가 같고 이들의 演算이同一한 크기의 演算表(look-up table)에 의하여 실행되기 때문에 高速의 演算回路를構成할 수 있다.^[2]

RNS에서는 整數만을 취급하기 때문에 $\cos \theta, \sin \theta$ 의 演算은 $\cos \theta$ 와 $\sin \theta$ 에 常數 K 를 곱하여 整數로變換하여 ベ터의 回轉 演算을 행한다. 그러므로 回轉演算에 필요한 乘算에서 두 變數의 곱의結果는 $1/K$ 로 스케일링 되어야 하므로 $1/K$ 의 스케일링을 포함하는 乘算器를 이용해야 한다.

本 論文에서는 RNS를 이용하여 sine, cosine 값을 구하는 回路과 QSA(Quarter Square Algorithm)을 이용한 스케일링 乘算器를 이용하여 ベ터 座標 回轉 演算回路를 設計하였다.

提案된 回路은 파이프라인(pipe-line)方式으로構成되어 4개의 클럭 털스마다 1회씩 回轉 演算을 高速으로 실행할 수 있다.

II. 座標回轉 演算을 위한 스케일링 乘算

1. 座標回轉 演算의 基本式

ベ터 R 이 直角 座標系에서 X, Y 로 표시될 경우, R 을 θ 만큼 回轉한 R' 의 좌표 X', Y' 는

$$\begin{aligned} X' &= X \cdot \cos \theta \mp Y \cdot \sin \theta \\ Y' &= Y \cdot \cos \theta \pm X \cdot \sin \theta \end{aligned} \quad (1)$$

이다.

(1)식을 계산하기 위해서는 $\sin \theta, \cos \theta$ 값을 4回의 乘算과 2回의 加·減算을 필요로 한다. 그러나 RNS에서는 演算表를 이용하여 加·減算과同一한 speed로 乘算을 실행할 수 있기 때문에, 本 論文에서는 RNS를 사용한 乘算器를 이용한다.

또한, $\sin \theta$ 와 $\cos \theta$ 의 근사값을 구하기 위한 回路를 RNS를 이용하여構成한다.

2. RNS를 이용한 스케일링 乘算器

1) RNS의 基本式

서로 素의 集合을 $m = (m_1, m_2, \dots, m_L)$ 이라하면 M 은 (2)식과 같이 나타낸다.

$$M = \prod_{i=1}^L m_i \quad (2)$$

어떤 수 X 가 $[0, M)$ 범위의 整數이면 X 는 (3)식과 같이 나타낼 수 있다.

$$X = k_1 \cdot m_1 + x_1 \quad (3)$$

(3)식에서 x_i 를 x 의 i 차 유수(residue)라고 하고 $|X|_{m_i}$ 또는 $X_{\text{mod } m_i}$ 로 표시한다. 그러면 $X \equiv (x_1, x_2, \dots, x_L)$ 와 같이 X 를 residue로 표시할 수 있다.

RNS에서 加·減·乘算을 ○로 표시하면 整數 X, Y 의 演算은

$$\begin{aligned} (z_1, z_2, \dots, z_L) &= (x_1, x_2, \dots, x_L) \circ (y_1, y_2, \dots, y_L) \\ z_i &= (x_i \circ y_i) \bmod m_i \end{aligned} \quad (4)$$

가 성립한다. 위 식에서 z_i 는 x_i 와 y_i 만에 의한 연산이므로 演算表의 용량이 작게되어 演算表를 이용한 디지털 演算回路의 設計에 RNS가 적합하다.

RNS에서 음수의 표현이 필요한 경우는 $[0, M/2)$ 의 범위를 양의 정수로, $[M/2, M)$ 을 음의 정수로 표현하여 처리한다.^[3]

2) 스케일링을 포함한 乘算器

두 整數의 곱을 $1/K$ 로 스케일링한 결과를 얻는 승산기를 설계하기 위하여 Taylor의 알고리즘^[4]을 변형하여 사용한다.

두 정수의 곱을 QSA(Quarter Square Algorithm)으로 표시하면

$$x \cdot y = \phi(x+y) - \phi(x-y); \phi(s) = (s/2)^2 \quad (5)$$

x 와 y 가 n 비트로 표시되는 정수이고 $x \cdot y$ 의 연산 결과를 직접 연산표에 기록할 경우, $2^n W$ (words)가 필요하나 (5)식을 이용하면

$$\begin{aligned} 0 \leq x+y &< 2^{n+1} \\ -2^n < x-y &< 2^n \end{aligned} \quad (6)$$

으로 되어 $2 \cdot 2^{n+1} W$ 의 연산표가 필요하게 된다.

RNS를 이용하여 (5)식을 계산하는 과정은 다음과 같다. 두 변수 x, y 의 범위가 $[0, M/2)$ 인 경우 스케일링 상수 K 를 $K = \text{INT}(M/4)$ 로 취하면

$$z = x \cdot y / K = \phi(x+y)/K - \phi(x-y)/K \quad (7)$$

이 된다. 위 식을 RNS로 표시하면

$$\begin{aligned} \phi_i(x+y)/K &= \lfloor (x+y)^2 / M \rfloor_{m_i} \\ \phi_i(x-y)/K &= \lfloor (x-y)^2 / M \rfloor_{m_i} \end{aligned} \quad (8)$$

여기서 $i = 1, 2, \dots, L$

이 되어 (8)식의 결과를 연산표에 기록시켜 그림(1)과 같이 $1/K$ 배의 스케일링 연산을 포함한 乘算器를 구성할 수 있다.

그림(1)의 乘算回路에서 변수 X 는 入力 整數이다. $\sin \theta$ 또는 $\cos \theta$ 를 K 배한 整數값을 Y 이라 하면

$$\begin{aligned} Y &= \text{INT}(K \cdot \cos \theta) \text{ 또는} \\ Y &= \text{INT}(K \cdot \sin \theta) \end{aligned} \quad (9)$$

와 같이 Y 는 실수에 常數 K 를 곱하여 정수 부분을 취한 것이 되어 (8)식은 整數의 演算으로 된다.

그 결과, 그림(1)의 出力, $|Z|_{m_i}$ 는 $X \cdot \cos \theta$ 또는 $X \cdot \sin \theta$ 의 연산이 되어 (1)식에서 필요한 基本乘算이 RNS를 이용하여 가능하게 된다.

이때, $0 \leq \sin \theta, \cos \theta \leq 1$ 이므로 Z 는 $0 \leq Z \leq X_{\text{max}}$ 로 되어 승산에서 overflow가 발생되지 않는다.




그림 1. RNS를 이용한 스케일링 승산기
 (a) QSA를 이용한 스케일링 승산기
 (b) 블록 다이아그램

Fig. 1. Scaling multiplier using RNS.
 (a) Scaling multiplier using QSA.
 (b) Block diagram.

3. RNS를 이용한 三角函數 發生.

RNS를 이용하여 $\cos \theta$ 와 $\sin \theta$ 의 近似값을 發生시키기 위하여 그림(2)와 같이 $\sin \theta$ 와 $\cos \theta$ 를 n 개의 区間으로 나누어 1次函數로 近似값을 구한다.




그림 2. 1차 함수에 의한 sine 함수의 근사화.
 Fig. 2. Approximation of sine function by first-order function.

$\theta (0 \leq \theta \leq 2\pi)$ 를 2^{B-3} 배한 값의 整數 부분을 θ_B 라 하면

$$\theta_B = a_{B-1} \cdot 2^{B-1} + a_{B-2} \cdot 2^{B-2} + \dots + a_0 \cdot 2^0 \quad (10)$$

(10)식에서 上位 B_1 비트의 값을 θ_L 이라 하고 下位 $B_2 (=B+3-B_1)$ 비트의 값을 θ_R 이라 하면

$$\theta_B = \theta_L + \theta_R \quad (11)$$

위 식에서 2π 를 θ_L 等分한 각 점의 값을 P_i 라 하고 각 점에서의 기울기를 C_i 라 하면

$$K \cdot \sin \theta = P_i + C_i \cdot \theta_R, \quad i=0, 1, \dots, \theta_L \quad (12)$$

식과 같이 된다. 위 식에서 C_i 는

$$C_i = \frac{y_{i+1} - y_i}{x_{i+1} - x_i} = \frac{\Delta y_i}{\Delta x_i} \quad (13)$$

이다. (13)식을 (12)식에 대입하면

$$K \cdot \sin \theta = P_i + \Delta y_i \cdot \theta_R \cdot \frac{1}{\Delta x_i} \quad (14)$$

로 되어 Δx_i 에 의한 스케일링 演算이 필요하다. 이때 Δx_i 는 $\Delta x_i = 2^{B_2}$ 로 되어 B_2 에 의하여 결정되는 常數이기 때문에 RNS에서 스케일링 演算이 가능하게 된다.

RNS에서의 스케일링은 다음과 같다. X를 入力이라 하고 Y를 스케일링 결과, S를 스케일링 인수라 하면

$$Y = \left[\frac{X}{S} \right] \quad (15)$$

여기서 $[\circ]$ 는 \circ 의 정수값을 의미한다. 위 식을 다시 쓰면 $X = Y \cdot S + [X]_s$ 이므로

$$Y = \frac{X - [X]_s}{S} \quad (16)$$

이다. S의 곱의 역인수(multiplicative inverse), $\left| \frac{1}{S} \right|$

을 다음과 같이 정의하면

$$\left| S \cdot \left| \frac{1}{S} \right| m_i \right| m_i = 1 \quad (17)$$

Y의 i 는 유수(residue) y_i 는


$$y_i = \left| Y \right| m_i = \left| \left| X - [X]_s \right| m_i \cdot \left| \frac{1}{S} \right| m_i \right| m_i \quad (18)$$

과 같이 구할 수 있다.

$\cos \theta$ 값도 $\sin \theta$ 와 같은 方法으로 구할 수 있다. 그림(3)은 RNS를 이용하여 $\sin \theta$, $\cos \theta$ 값을 구하는 回路의 構成圖이다. 그림(3)에서 P_i 와 Δy_i 값을 연산표를 이용하여 구하고 다른 부분은 RNS의 연산을 이용하였다.

III. 座標回轉 演算을 위한 回路의 構成

RNS를 이용하여 벡터의 座標回轉 演算을 실행하는 회로의 全體構成은 그림(4)와 같다.



B/R: Binary to RNS Converter


그림 3. SIN(θ)와 COS(θ)의 회로.Fig. 3. Generator of SIN(θ) and COS(θ).

그림 4. 벡터 좌표 회전 회로의 구성도.

Fig. 4. Configuration of vector coordinate rotation circuits.

그림(4)에서 각 부분의 演算回路는 RNS를 이용한 연산표를 이용하고 있기 때문에 전체 회로構成이 ROM과 R_g (Register), Mux(multiplexer), DMUX(de-multiplexer)만으로 구성되어 組織的인 設計가 가능하다.

또한, 각 乘算의 結果가 每 클럭마다 R_g 에 보관되고 信號의 흐름이 한 方向으로만 진행되므로 파이프라인(pipe-line) 處理가 가능하고 4 개의 클럭 폴스마다 1 회의 回轉 演算이 가능하다.

그림(4)의 회로構成에 필요한 ROM의 용량은 人力 整數 X, Y의 크기에 따른 모듈리(moduli)選擇과 正弦과 餘弦函數를 발생시키기 위한 연산표의 용량에 관계된다.


IV. 誤差 및 시뮬레이션 結果

$m = (11, 13, 15)$ 인 경우를例로 들어 디지털 컴퓨터로 시뮬레이션 하였으며 θ_L 과 θ_R 의選擇에 따른 誤差를 考察한다.


m 을 위와 같이 선택하면 $M=2145$ 이고 $K=536$ 이 되어 X와 Y의 最大값은 536이 된다. 이때 $K \cdot \sin \theta$ 와 $K \cdot \cos \theta$ 의 最大값도 K와 같다.

θ 를 B 비트로 표시하고 θ_L 과 θ_R 을 각각 B_1 , B_2 비트로 표시한다.

이때 B 와 B_1 의選擇에 따라 그림(3)의 회로에서 發生된 오차는 그림(5)과 같다. 그림(5)의 결과에서 平均 誤差 0.0025 이내의 三角函數를 發生시키기 위해



(a)



(b)

그림 5. SIN(θ), COS(θ)의 오차

(a) B 와 B_1 에 따른 평균 오차

(b) 계산 결과의 98%를 포함하는 오차의 범위

Fig. 5. Errors of SIN(θ) and COS(θ).

(a) Means of errors with B and B_1 .

(b) Range of errors including 98% of computing results with B and B_1 .

서는 $B=12$, $B_1=7$ 인 경우가 적합함을 알 수 있다. 또한, $B=12$ 이고 $B_1=7$ 일 때 三角函數 發生 결과의 98%를 포함하는 誤差 범위는 0.004임을 알 수 있다.

$B=12$, $B_1=7$ 인 경우에 발생된 正弦과 餘弦函數를 이용하여 回轉 演算을 한 결과의 오차는 그림(6)과 같다. 그림(6)에서 平均 誤差는 0.65이고 계산 결과의 98%를 포함하는 오차의 범위는 1.8로서 提案된 벡터 座標 回轉 回路는 실제의 그래픽 데이터의 回轉 演算에 이용할 수 있음을 확인하였다.




그림 6. $B=12$ 일 때 B_1 에 따른 회전 결과의 98%를 포함하는 오차 범위

Fig. 6. Range of errors including 98% of computing results with B_1 ($B=12$).

V. 結論

RNS를 이용하여 벡터의 座標回轉을 高速으로 실행할 수 있는 演算回路의 設計方法을 提案하였다.

提案된 回路는 바이트라인 處理에 의하여 4 개의 클럭 펄스마다 1회씩 벡터의 座標回轉 演算을 할 수 있다.

CORDIC 알고리즘을 이용하여 座標回轉 演산을 할 경우, 12 bits의 해상도를 위해서는 24클럭 펄스가 필요하나 提案된 알고리즘에서는 4 클럭 펄스만이 필요하게 되어 고속의 벡터 座標回轉 演산이 가능하다.

그리고 回路의 大部分이 演算表의 排列로서 이루어지므로 設計가 容易하고 메모리 製造 技術의 發達로 그림(4)의 回路를 VLSI로 製作하기가 容易하다.

컴퓨터 시뮬레이션 結果, sine과 cosine의 값은 平均 誤差 0.0025이내로 구할 수 있었고, 回轉 演산은 $m=(11, 13, 15)$ 로 選擇했을 경우 平均 誤差가 0.65였다.

그리므로 위와 같은 정도의 誤差를 許容하는 범용의 디지털 信號 處理와 그래픽 디스플레이 데이터(graphic display data)의 處理를 위한 演算回路에 提案된 回路를 이용할 수 있다.

II. 절에서 提案된 스케일링 演산을 포함한 乘算器를 그래픽 데이터의 스케일링이 가능하도록 擴張하여 그래픽 處理에 필요한 位置 變換(translation), 스케일링(scaling), 回轉(rotation) 演산을 함께 處理할 수 있는 그래픽 프로세서를 設計하는 研究가 필요하다.

参考文献

- [1] F.J. Taylor, "An Overflow-Free Residue Multiplier," *IEEE Trans. Comput.*, vol. C-32, no. 5, pp. 501-507, May. 1983.
- [2] N.S. Szabo and R.I. Tanaka, *Residue Arithmetic and Its Applications to Computer Technology*, New York: McGraw-Hill, 1967.
- [3] F.J. Talyor, "A VLSI Residue Multiplier," *IEEE Trans. Comput.*, vol. C-31, no. 6, pp. 540-546, Jun. 1982.
- [4] W.K. Jenkins and B.J. Leon, "The Use of Residue Number Systems in the Design of Finite Impulse Response Digital Filter," *IEEE Trans. Circuits and Syst.*, vol. CAS-24, no. 4, pp. 191-201, Apr. 1977.
- [5] Ben-Dau Tseng, et al, "Implementation of FFT Structures Using the Residue Number System," *IEEE Trans. Comput.*, vol. C-28, no. 11, pp. 831-844, Nov. 1979.
- [6] A.M. Despain, "Fourier Transform Computers Using CORDIC Iterations," *IEEE Trans. Comput.*, vol. C-23, no. 10, pp. 993-1001, Oct. 1974.
- [7] G.L. Haviland and A.A. Yuszyński, "A CORDIC Arithmetic Processor Chip," *IEEE Trans. Comput.*, vol. C-29, no. 2, pp. 68-79, Feb. 1980.
- [8] Thu Van Vu, "Efficient Implementation of Chinese Remainder Theorem for Sign Detection and Residue Decoding," *IEEE Trans. Comput.*, vol. C-34, no. 7, pp. 646-651, Jul. 1985.
- [9] F.J. Taylor and C.H. Huang, "An autoscale Residue Multiplier," *IEEE Trans. Comput.*, vol. C-31, no. 4, pp. 321-325, Apr. 1982.
- [10] G.A. Jullien, "Residue Number Scaling and Other Operations Using ROM Arrays," *IEEE Trans. Comput.*, vol. C-27, no. 4, pp. 325-336, Apr. 1978.
- [11] J.D. Foley and A.V. Dam, *Fundamentals of Iterative Computer Graphics*, Addison-Wesley, 1982. *