

채널길이 변화를 이용한 GaAs MESFET의 모델

(A Model of GaAs MESFET with Channel Length Modulation)

林 栽 完*, 尹 賢 老*, 李 起 煉**

(Jae Wan Lim, Hyun Ro Yoon, and Ki Jun Lee)

要 約

본 논문에서는 GaAs MESFET의 채널길이의 변조현상을 고려하여 회로 시뮬레이터에 적용이 가능한 모델을 제안하였다. 기존의 M. S. Shur모델은 pinch-off 전압에 따라 각각 다른 수식을 사용하고 있으나 하나의 식으로 어느 pinch-off 전압의 소자에도 적용할 수 있도록 하였다. 본 모델에는 실제 소자의 특성에서 계산한 채널 길이를 근거로 가중 스위칭 함수(WSF)를 도입하여 기존의 단일 square law 모델, complete velocity saturation 모델보다 더 정확함을 보였다.

Abstract

Considering channel length modulation, we proposed a GaAs MESFET model for circuit simulator. In existing M.S. Shur's model, two different models are used according to pinch-off voltage of devices. One model for both type of devices was proposed. In this model we introduced weighted switching function(WSF) based on channel length modulation. This proposed model showed better accuracy comparing with existing single square law model and complete velocity saturation model.

I. 서 론

최근 GaAs의 빠른 전자이동도를 이용한 고속디지털 집적회로와 초고주파 대역에서 동작하는 MMIC 소자가 널리 사용되고 있다. 이러한 추세에 따라 GaAs MESFET의 정량적인 해석과 대규모 집적회로 설계를 위한 회로 시뮬레이션이 요구된다. 이 회로 시뮬레이션을 위하여 GaAs MESFET에 대하여 정확하고 계산 시간이 오래 걸리지 않는 모델이 필요하다. 종래에는 SPICE의 JEET 모델을 이용하였으

나 이것을 GaAs MESFET 모델로 사용하기에는 상당한 오차가 있다. 이 때문에 최근 GaAs MESFET의 드레인 전류 - 전압 특성과 커퍼시턴스에 대하여 개선된 모델이 제안되고 있으며^[1,2,3] 이를 SPICE 삽입시키려는 작업이 수행되고 있다.^[4,5,6] 그러나 GaAs의 물리적 성질과 1마이크로메타 정도의 미소한 게이트 길이에서 일어나는 여러가지 현상으로 인하여 MESFET의 정확한 이론적 모델의 개발에는 어려움이 있다. 일부의 논문에서는 GaAs MESFET의 도우핑농도, 활성층의 두께, 전자의 이동도 물리적인 칫수 등을 이차원으로 컴퓨터를 이용하여 수치해석을 하였다.^[7,8] 이 차원 수치해석 방법은 프로그램이 복잡하고 높은 도우핑 농도에서는 빨간하거나 계산상의 불안정성, 과다한 기억용량과 계산시간을 요하게 되어 소자의 특성분석에 사용이 제한되고 있다. 많은

*正會員, 國防科學研究所

(Agency for Defence Development)

**正會員, 忠南大學校 電子工學科

(Dept. of Elec. Eng., Choongnam Nat'l Univ.)

接受日字 : 1990年 1月 30日

논리 게이트를 갖는 대규모 집적회로 설계용으로 보다 간단하고 정확한 모델이 필요하다.

본 논문에서는 기존 모델의 문제점을 분석하고 이를 개선하여 정확성을 기하면서 회로 simulator에 사용하기 적합한 모델로, 포화 채널 길이를 고려한 GaAs MESFET의 전류-전압 특성의 모델을 제안하고자 한다.

II. 채널길이 변화율을 이용한 모델

GaAs MESFET 소자의 드레인에 전압을 가하지 않은 상태에서 게이트에 역 바이어스 전압 V_{gs} 를 하면 캐리어가 금속-반도체 접촉으로부터 공핍되어 게이트 아래부분에 공핍층을 형성하고 공핍층의 아래쪽에 전류가 흐를 수 있는 캐리어의 채널이 형성된다. 드레인 전압을 0V에서부터 증가시키면 채널의 드레인 부분에서 전제가 형성되어 공핍현상이 나타나고 (그림 1(a) 참조) 더욱 드레인 전압을 증가시키면 게이트 아래 소오스쪽에도 드레인 전압의 영향이 미치게 되어 공핍영역이 확장된다. 이 확장되는 정도는 게이트 전압에 따라 결정된다. 이렇게 공핍영역이 확장되면 드레인-소오스간의 전류가 흐를 수 있는 채널의 폭이 좁아진다. 이렇게 드레인 전압이 계속 증가되면 공핍영역이 활성층의 아래쪽(buffer 영역)으로 확장되지 못하고 소오스쪽을 향하여 확장된다. 이 활성층의 아래부분에 채널이 형성되고 이 채널에서 전자의 속도가 포화되어 소자의 포화 전류가 흐르기 시작한다. (그림 1(b) 참조) 이 상태에서 더욱 드레인 전압을 증가시키면 전 채널 영역에서 포화 전류가 흐른다. (그림 1(c) 참조)




그림 1. MESFET의 채널길이 변화도
Fig. 1. Schematic diagram of the MESFET showing channel length modulation.

이상에서와 같이 본 논문에서는 GaAs MESFET의 동작을 세 가지 상태로 구분하였다. 이때 문제가 되는 것은 이 세 가지 상태를 모두 나타낼 수 있는 하나의 수식을 만들기가 어렵다는 것이다. 물성적으로 위의 모든 상태를 고려하여 모델식을 만들게 되면 너무 복잡한 식이 되어 시뮬레이터에 적용하기는 너무 많은 계산을 소비하게 된다. 그러나 본 논문에서는 위 세 가지 상태를 모두 고려하여 정확성을 기하고 low pinch-off 전압 device와 high pinch-off 전압 device 모두에도 적용될 수 있도록 모델하였다.

GaAs의 전자의 이동도는 전계에 따라 비선형 특성을 갖기 때문에 전자의 이동도에 따라 two region 모델,^[9] saturated velocity 모델,^[9] three section 모델,^[10] 등이 있으나 Shur가 제안한 모델^[11]을 중심으로 simulation하고자 한다.

1. Square law 모델


Square law 모델은 그림 1의 (a)와 (b)에 대한 현상을 모델한 것이다. 이 현상은 그림 2의 영역 I에서 주로 일어난다. 이 모델은 low pinch-off 전압 소자(pinch-off 전압 < 2V)에 적합한 것으로 드레인-소오스를 흐르는 전류 I_{low} 는 다음 식으로 정의된다.

$$I_{low} = \beta (V_g - V_{th})^2 \quad (1)$$

$$\beta = 2\epsilon v_s W / (A (V_p + 3E_s L)) \quad (2)$$

여기서 ϵ , v_s , W , A , E_s , L 은 각각 GaAs의 유전상수, 전자의 포화속도, 채널의 넓이, 활성층의 두께, 전자속도의 포화영역에서의 전계, 채널의 길이이다. V_g 는 게이트 전압, V_{th} 는 문턱 전압이고 V_p , V_{bi} 는 각각 pinch-off 전압과 built-in 전압이다.

포화영역의 전계 (E_s) 보다 작은 영역에서 $\nu = \mu E_s$



region I : square-law region
region II: complete velocity saturation region

그림 2. GaAs MESFET의 단면도
Fig. 2. Cross section of GaAs MESFET.

로 하였다. 여기서 μ 는 낮은 영역의 전계에서의 전자 이동도이다.

2. Complete velocity saturation 모델

이 모델은 그림 1의 (e)에 대한 현상을 주로 모델한 것으로 high pinch-off 소자 (pinch-off 전압 $> 3V$)에 적합하다. 그림 2에서 드레인-소오스에 흐르는 전류 I_{ds} 는 다음과 같이 주어진다.

$$I_{ds} = qW\mu_n E \int_{Ad}^A N_d(x) dx \quad (3)$$

여기서 q 는 전자의 전하량, $N_d(x)$ 는 x 거리에서의 불순물 농도, μ_n 은 전자의 이동도, E 는 전계이다. Ad 는 활성층에서 공핍층의 두께이다. High pinch-off 소자의 경우, 채널의 넓은 영역에서 전자의 포화속도가 v_s 이고 전자의 농도가 불순물의 농도 N_d 로 일정하다고 가정하면 (3)은 드레인 소오스 사이를 흐르는 전류 I_{high} 는 다음과 같이 표현할 수 있다.

$$I_{high} = qN_d v_s W (A - A_d) \quad (4)$$

3. 채널길이의 시뮬레이션

Square law 모델과 complete velocity saturation 모델은 각각 low pinch-off 전압 device와 high pinch-off 전압 device에만 잘 맞게 되어 있다. 그러므로 pinch-off 전압에 따라 사용자는 적절한 모델을 선택하여야 할 것이다. 그러나 본 논문에서는 소자의 동작특성에 따라 모델식을 바꾸어 시뮬레이션 하지 않고 하나의 수식으로 이 두 가지 모델을 시뮬레이션할 수 있는 식을 유도하고자 한다. 그림 2에서 V_{ss} 는 전자속도가 포화되었을 때 영역 I의 채널에서 강화되는 전압이고 ΔV 와 L_s 는 각각 영역 II에 강화되는 전압과 전자의 속도가 포화된 채널의 길이이다. V_{dom} 은 게이트 영역에서 드레인쪽으로 화장되어 공핍영역을 형성한 곳에서 강화된 전압이고 V_i 는 게이트 아래 부분에 형성된 채널의 전영역에서 강화된 전압이다. 드레인 전압의 증가에 따라 L_s 의 길이도 증가한다. 드레인 소오스 전압 V_{ds} 가 V_{ss} 보다 크면 영역 II에서의 전압강화 ΔV 는 다음과 같이 된다.^[11]

$$\Delta V = 2(2A/\pi) E_s \sinh(\pi L_s/2A) \quad (5)$$

실제 시뮬레이션에서는 (5)식의 ΔV 를 다음과 같이 간략화하여 구한다.

$$\Delta V = (V_i - V_s) * K_a \quad (6)$$

여기서 $K_a = \Delta V / (\Delta V + n_{dom})$ 을 보통 K_a 는 수치 해석적 방법으로 0.1정도의 값을 갖는다. [15]에서

보여 주듯이 전자속도가 포화 되었을 때 채널의 드레인 쪽에서 그림 2의 V_s 전압은 다음과 같이 구해진다.

$$V_s = V_p * \alpha (1 - U_g) / (\alpha + 1 - U_g) \quad (7)$$

여기서 $\alpha = E_s * L / V_p$ 이고 $U_g = (V_{bi} - V_g) / V_p$ 이다. [5]식으로부터 전자속도 포화 영역의 길이 L_s 를 구하면 다음 식을 얻는다.^{[11][12]}

$$L_s = \frac{2A}{\pi} \ln \left[\left(\frac{\pi \Delta V}{2E_s A} \right) + \left(\frac{\pi \Delta V}{2E_s A} \right)^2 + 1 \right]^{1/2} \quad (8)$$

이 식을 이용하여 표 1의 (a)와 (b) 파라메타를 갖는 두 가지 소자에 대하여 각각의 채널 길이 변화 정도에 대한 시뮬레이션을 수행하였다. 채널길이와 게이트 길이의 비를 $\delta (= L_s / L)$ 로 정의하자. 먼저 low pinch-off 전압 소자에 대하여 시뮬레이션한 결과는 그림 3이다. 그림 3에서 게이트 전압 V_g 가 -0.5V이고 드레인 전압 V_{ds} 가 4.0V 일 때 δ 는 0.18정도이다. 동작 게이트 전압에 대하여 비교적 영향을 적게 받는 것을 알 수 있다. High pinchoff 전압 소자에 대한 결과는 그림 4이다. V_g 가 -4V이고 V_{ds} 가 5V 일 때 δ 는 0.6정도이다. 게이트 전압에 따라 δ 의 변화율이 크다. 이와 같이 각각의 pinch-off 전압 소자들은 서로 다른 변화율을 보이고 있다.

4. 모델식의 제안

각 소자의 모델에 따라 채널길이의 변화정도가 다르기 때문에 한 모델식으로 두 가지 소자의 특성에 맞는 시뮬레이션을 하는 것은 오차를 발생시킨다. Shur는 pinch-off 전압에 따라 low pinch-off 전압 소자에는 square law 모델식을 적용하고 high pinch-off 전압 소자에는 complete velocity saturation 모델식을 적용하였으나 pinch-off 전압이 low pinch-off 전압과 high pinch-off 전압 사이 ($2V < V_p < 3V$)의 소자에 대해서는 정확한 시뮬레이션이 어렵다. High pinch-off 전압 소자의 경우 전 채널 영역에 대해서 전류가 포화 되었다고 가정하여 모델식을 세운 것은 L_s 의 길이가 L 과 같다는 것을 의미하므로 $\delta = 1$ 이 된다. 앞의 시뮬레이션 결과, complete velocity saturation 모델은 선형영역에서 전류 - 전압식에 상당한 오차가 있다. 이와 같은 모델의 문제점을 해결하고 서로 다른 특성을 가지는 소자들에 대하여 시뮬레이션을 할 수 있는 식이 필요하다. (6)으로 계산한 채널길이 변화량을 함수로 기존의 square law 모델과 complete velocity saturation 모델에 적용하여 하나의 드레인 소오스 간의 전류 전압 관계식을 유도하자. 먼저 두 모델의 각종 스위칭 함수 (weighted switching function (WSF))를 모델에서 $f(\delta)$ 라 정의하면 $f(\delta)$ 는 채널

표 1. 시뮬레이션에 사용된 MESFET 파라메타

- (a) Low pinch-off 전압 소자
- (b) High pinch-off 전압 소자

Table 1. MESFET Parameters used in simulation.

- (a) Low pinch-off voltage device.
- (b) High pinch-off voltage device.

Descriptions	Parameters	Values	units
doping density	Nd	1.81 e23	m^{-3}
gate length	L	1.3	μm
built-in voltage	Vbi	0.76	V
saturation velocity	Vs	1.23 e5	m/s
mobility	u	0.306	m^2/Vs
gate width	W	20	μm
pinch-off voltage	Vpo	1.8	V
source series resistance	Rs	63	Ω
drain series resistance	Rd	63	Ω
output conductance	λ	0	
fraction of voltage drop in region(II)	Kd	0.1	

(a)

Descriptions	Parameters	Values	units
doping density	Nd	6.5 e22	m^{-3}
gate length	L	1	μm
built-in voltage	Vbi	0.75	V
saturation velocity	Vs	1.2 e5	m/s
mobility	u	0.45	m^2/Vs
gate width	W	500	μm
pinch-off voltage	Vpo	5.3	V
source series resistance	Rs	6.5	Ω
drain series resistance	Rd	11.3	Ω
output conductance	λ	0.025	
fraction of voltage drop in region(II)	Kd	0.1	

(b)




그림 3. Low pinch-off 전압 소자에서의 채널길이 변화율

Fig. 3. Channel length modulation of low pinch-off voltage GaAs MESFET.




그림 4. High pinch-off 전압 소자에서의 채널길이 변화율

Fig. 4. Channel length modulation of high pinch-off voltage GaAs MESFET.

길이 변화율 δ 를 변수로 하는 함수이다. 이 δ 의 값은 low pinch-off 전압 소자와 high pinch-off 전압 소자에 따라 각각 다른 값을 갖는다. square law 모델의 전류식과 complete velocity saturation 모델의 전류식을 앞에서 정한 바와 같이 I_{low} 와 I_{high} 로 하면 드레인 - 소오스를 흐르는 전류 I_{sat} 은 다음과 같은 식으로 정의할 수 있다.

$$I_{\text{sat}} = f(\delta) I_{\text{high}} + [1 - f(\delta)] I_{\text{low}} \quad (9)$$

(7)에서 $f(\delta)$ 이 0과 1사이의 값으로 0일 때는 I_{sat} 은 I_{low} 의 전류식으로 동작하고 $f(\delta)$ 가 1일 때는 I_{sat} 은 I_{high} 의 전류식으로 동작한다. 채널의 길이가 반할 때 $f(\delta)$ 는 이 중간의 값으로 I_{low} 와 I_{high} 에 적정한 가중치를 정하여 드레인 소오스 사이의 전류값을 결정하도록 한다. 모델에서는 채널길이 변화율 δ 를 I_{low} 와 I_{high} 에 파라메타로 첨가하여 드레인 전압이 증가함에 따라 채널길이가 변화할 때의 전류식을 제안하였다. 다음과 같은 과정으로 이 $f(\delta)$ 를 구한다. (7)을 다음 식으로 정리하였다.

$$f(\delta) = \frac{I_{\text{sat}} - I_{\text{low}}}{I_{\text{high}} - I_{\text{low}}} \quad (10)$$

I_{sat} 는 표 1의 파라메타를 갖는 GaAs MESFET에서 측정한 값이다.^[2] 드레인 전압이 증가하여 갈수록 채널길이의 변화량 δ 와 $f(\delta)$ 는 비선형적으로 변화다. 이렇게 변화하는 δ 와 $f(\delta)$ 의 관계를 그림 5와 그림 6에 보였다. 여기에서 δ 에 대한 함수 $f(\delta)$ 를 curve fitting 방법으로 다음과 관계식을 얻었다.

$$f(\delta) = WSP * \ln(1 + \delta) \quad (11)$$

(9)식에서 WSP는 가중 스윗칭 파라메타로 semi-empirical 파라메타이다. Low pinch-off 전압 소자는 그




그림 5. Low pinch-off 전압 소자에서 δ 와 $f(\delta)$ 의 관계

Fig. 5. δ versus α relation in low pinch-off voltage GaAs MESFET.




그림 6. High pinch-off 전압 소자에서의 δ 와 $f(\delta)$ 의 관계

Fig. 6. δ versus α relation in high pinch-off voltage GaAs MESFET.

그림 5에서 WSP가 0.06정도로 나타났다. 게이트 전압에 따른 δ 에 대한 $f(\delta)$ 는 게이트 전압에 비교적 의존성이 적은 상태를 보이고 있다. High pince-off 전압 소자는 그림 6에서 WSP가 0.18정도로 나타났다. High pince-off 전압 소자의 경우 그림 6에서 보는 바와 같이 게이트 전압이 $-1.0V$ 인 경우를 제외하면 대체로 그림 5와 유사한 모양을 갖는다. 게이트 전압이 $-1.0V$ 인 경우에 대해서도 시뮬레이션하면 I_{high} 와 I_{low} 가 측정치값과 근사하기 때문에 오차가 무시할 정도이다. 게이트 전압이 $-1.0V$ 일 때 δ 값에 대한 $f(\delta)$ 값이 낮은 상태를 보이는 것은 low pinch-off 전압 소자의 경우와 같이 전 드레인 전압에 대해 I_{low} , I_{high} , I_{sat} 이 거의 같은 값을 가지기 때문이다.

앞에서 정의한 WSP와 (1)과 (4)를 이용하여 정리하면 드레인 - 소오스 사이를 흐르는 포화 전류식은 다음과 같다.

$$I_{sat} = f(\delta) q N_d v_s W (A - A_d) + (1 - f(\delta)) \beta (v_g - v_{th})^2 \quad (12)$$

윗식을 Shur^[1]의 식으로 정리하면

$$I_{sat} = f(\delta) I_c \{ K - (K^2 - 1 + U_g)^{1/2} + [(1 - f(\delta)) / (2\beta R_s^2)] * (1 + 2\beta R_s (v_{gs} - v_{th})) - \sqrt{(1 + 4\beta R_s (v_{gs} - v_{th}))} \} \quad (13)$$

이 된다. 포화영역에서 게이트 길이 modulation의 영향을 고려해 주기위한 output conductande λ 와 선형 영역을 고려하기 위한 Curtice가 제안한 모델^[13]을 사용하면 다음식이 된다.

$$I_{ds} = I_{sat} (1 + \lambda v_{ds}) \tanh(\eta v_{ds}) \quad (14)$$

소오스및 드레인 접촉 직렬저항의 효과를 고려하면 드레인 소오스 사이의 전압은 다음식으로 나타낼 수 있다.

$$V_{ds} = V_t + (R_s + R_d) I_{ds} \quad (15)$$

III. 시뮬레이션 결과 및 검토

시뮬레이션의 예로 표 1의 (a)와 (b) 파라메타를 갖는 두가지 소자에 대하여 기존의 square law 모델, complete velocity saturation 모델과 제안된 모델에 관한 시뮬레이션을 수행하였다.^[14] 시뮬레이션 결과에서 사용한 I_{cvsm} 은 complete velocity saturation모델이고 I_{slm} 은 square law 모델이다. 그림 7은 WSP 가 0.08인 경우, 두가지 소자의 실측치와 제안된 모델을 비교하였다. 그림 7의 (a)에서 low pinch-off 전압 소자경우, 게이트 전압이 증가할수록 실측치와 오차를 보이고 있다. 그 원인은 본 모델의 구조가 I_{cvsm} 과 I_{slm} 의 값에 의하게 되므로 두 값중 어느 하나가 큰 오차를 보이면 제안된 모델식도 영향을 받는다. 이 경우에는 I_{cvsm} 가 실측치와 큰 차이를 보여 그림 7의 (a)와 같은 현상을 보이고 있다. 그러나 WSP 값을 적절히 사용하면 ($WSP < 0.06$) 그 오차는 줄일 수 있다. 그림 7의 (b)인 high pinch-off 전압소자에서는, 실측치와 제안된 모델을 비교하여 전 게이트 전압에 대하여 정확한 시뮬레이션을 보이고 있다. 이 때는 I_{slm} 과 I_{cvsm} 이 실측치와 큰 오차가 없는 범위의 값을 가지기 때문에 제안된 모델은 두 값의 오차를 WSP로 보상하여 보다 정확한 값을 얻는다. 그림 8에서 I_{cvsm} 은 complete velocity saturation 모델이고 I_{slm} 은 square law 모델이다. 그림 8의 (a)와




그림 7. WSP가 0.08일때의 전류-전압 곡선 비교
(a) Low pinch-off 전압 소자
(b) High pinch-off 전압소자

Fig. 7. Comparison of I-V curves with
WSP = 0.08.
(a) Low pinch-off voltage device,
(b) High pinch-off voltage device.

(b)는 각각 $V_{ds}=3$ 과 $V_{ds}=2$ 일 때 WSP를 0.06으로 하여 게이트 전압을 -0.8 전압에서 0.2 전압까지 변화시켜면서 계산하였다. 이때 low pinch-off 전압 소자에 대하여 square law 모델이, 비교적 실측치에 가깝고 complete velocity saturation 모델은 오차를 보이고 있다. 본 모델에서는 이 두 값, I_{cvsm} 과 I_{slm} 을 이용하여 시뮬레이션 하므로 두 값의 오차가 크게 모델의 값은 실측치와 오차를 보이게 된다. 그러므로 low pinch-off 전압 소자의 경우에서는 WSP값을 0.06 정도에 맞게 하는 것이 중요하다. 그림 9의 (a)와 (b)는 high pinch-off 전압 소자에 대하여는 WSP를 0.15로 하여 $V_{ds}=2$ 와 $V_{ds}=3$ 일 때 게이트 전압을 $-4V$ 에서 $0V$ 까지 변화 시키면서 계산을 하였다. 이때는 I_{cvsm} 과 I_{slm} 이 실측치와 큰 오차가 없으므로 WSP값이 이론치값(0.18)에서 크게 벗어나지 않는 한 정확한 시뮬레이션을 보인다. 그림10에서 소자의 실측치, square law 모델, complete velocity saturation 모델, 그리고 제안된 모델을 비교하였다. 이때 WSP는 0.1로 하여 low pinch-off 전압 소자와





그림 8. High pinch-off 전압 소자에서 게이트 전압과 드레인 전류의 곡선비교
(a) $V_{ds}=3V$ (b) $V_{ds}=2V$
Fig. 8. Comparison of gate voltage-drain current curves in high pinch-off voltage device.
(a) $V_{ds}=3V$, (b) $V_{ds}=2V$.


high pinch-off 전압 소자에 대하여 시뮬레이션을 하였다. 이 결과에서도 알 수 있는 바와 같이 그림 10의 (b)는 제안된 모델이 기존의 모델인 I_{cvsm} 과 I_{slm} 보다도 실측치와 일치하는 결과를 보이고 있다. 그림 10의 (a)는 low pinch-off 전압 소자의 경우로서 WSP를 0.1로 사용하였다. 이 경우는 WSP값이 0.06에서 정확한 값을 나타내지만 0.1인 경우에 대해 오차의 정도를 I_{cvsm} 과 I_{slm} 에 대하여 제안된 모델을 비교하였다. 결과에서 알 수 있는 바와 같이 제안된 모델은 실측치와 잘 일치하는 것을 알 수 있다. 실제 소자의 제작공정에서 도우평동도는 표면으로부터 거리에 따라 이온 주입이나 화산시키기 때문에 불균일하다. 또 채널의 포화속도는 위치와 인가전압에 의하여 전계에 따라 비선형 특성을 갖고있다. 이런 여러가지 요인들을 하나의 함수 WSF를 도입하여 simulation한 결과, WSF는 기존의 각 모델이 실측치에서 기여하는 정도를 알 수 있는 파라메터가 된다.

IV. 결론

본 논문에서는 GaAs MFSFET의 회로 시뮬레이



(a)



(b)


그림 9. High pinch-off 전압소자에서 게이트 전압과 드레인 전류의 곡선비교
(a) $V_{ds}=3V$ (b) $V_{ds}=2V$

Fig. 9. Comparison of gate voltage-drain current curves in high pinch-off voltage device.
(a) $V_{ds}=3V$, (b) $V_{ds}=2V$.


션에 사용하기 적합한 채널 길이 변화율을 이용한 모델을 제안하였다. 본 모델은 기존의 두가지 모델에 공핍층의 변화정도에 의한 채널 길이 변화율을 함수로 하여 정확한 모델식을 보였다. 이 모델은 계산 시간의 측면에서는 기존의 모델보다 다소의 추가 계산이 필요한 반면 포화 영역에서 기존의 모델보다 더 좋은 결과를 보였다. 이 모델은 GaAs MESFET 집적 회로의 회로 simulator 모델로 적합하게 사용될 수 있다. 앞으로 본 모델을 SPICE, 또는 본 연구실에서 개발한 mixed-mode 시뮬레이터인 MIMOSA에 적용하여 실제 회로에 대한 시뮬레이션을 할 예정이다. 또한 다른 실측치를 얻어 소자의 제작 파라미터에 따른 WSP값을 확립할 필요가 있다.

参考文献

- [1] M.S. Shur, "Analytical model of GaAs FET's," *IEEE Trans. Electron Devices*, vol. ED-32, no. 1, pp. 70-72, Jan. 1985.



(a)



(b)

그림 10. WSP가 0.1일때의 전류-전압 곡선비교
(a) Low pinch-off 전압 소자
(b) High pinch-off 전압 소자

Fig. 10. Comparison of I-V curves with $WSP=0.1$.
(a) Low pinch-off voltage device,
(b) High pince-off voltage device.

- [2] T. Chen and M.S. Shur, "Analytical model of Ion-Implanted GaAs FET's," *IEEE Trans. Electron Devices*, vol. ED-30, no. 7, July 1983.
- [3] 곽계달 외, "GaAs MESFET의 AC특성 모델에 관한 연구," 전자공학회지, 제25권, 제2호, pp. 78-85. 1988.
- [4] Stephen E. Sussman-Fort, S. Narasimhan, and K. Mayran, "A complete GaAs MESFET computer model for SPICE," *IEEE Trans. Microwave Theory & Tech.*, vol. 32, no. 4, pp. 471-473, April 1984.
- [5] C.I. Huang and A.R. Thorbjornsen, "A SPICE modeling technique for GaAs MESFET IC's," *IEEE Trans. Electron Devices*, vol. ED-32, no. 5, pp. 996-998, May 1985.
- [6] H. Statz, H.A. Hans, "GaAs FET device and circuit simulation in SPICE," *IEEE Trans.*

- on Electron Devices*, vol. ED-34, no. 2, Feb. 1987.
- [7] 곽계달, 박형무 외, “Control volume formulation method 를 사용한 GaAs MESFET의 이차원 수치해석,” 전자공학회지, 제26권, 제 1호, pp. 48 - 56, 1989.
- [8] K. Yamaguchi, S. Asai, and H. Kodera, “Two-dimensional numerical analysis of stability criteria of GaAs FET's,” *IEEE Trans. Electron. Devices*, vol. ED-23, no. 12, pp. 1283-1290, Dec. 1976.
- [9] S.M. Sze, *Physics of Semiconductor Devices*, Wiley, New York, 1981.
- [10] Kae Dal Kwack et al., “A three section model for computing I-V characteristics of GaAs MESFET,” *IEEE Trans. Electron Devices*, ED-34, no. 9, pp. 1929-1933, Sept. 1987.
- [11] A.B. Grebene and S.K. Ghandi, “General theory of pinched operation of junction gate FET,” *Solid-State Electron*, vol. 12, pp. 573-589, 1969.
- [12] R.A. Pucel, H.A. Haus, and H. State, “Signal and noise properties of gallium arsenide microwave field-effect transistors,” in *Advances in Electronics and Electron Physics*, vol. 38, New York: Academic Press, 1975, pp. 195-265.
- [13] W.R. Curtice, “A MESFET model for use in the design of GaAs integrated circuits,” *IEEE Trans. Microwave Theory & Tech.*, vol. MIT-28, pp. 448-456, May 1980.
- [14] P.L. Hower and G. Bechtel, “Current saturation and small-signal characteristics of GaAs MESFET,” *IEEE Trans. Electron Devices*, vol. ED-20, pp. 213-220, Mar. 1973.
- [15] 임재완, 윤현로, 이기준, “채널길이 변화를 이용한 GaAs MESFET 모델과 그의 전류-전압특성계산,” 1989반도체 제조 및 부품 연구회 씨에이디의 연구회 학술 발표회 논문집, 대한전자공학회, 1989. 5. pp. 244 - 249.
- [16] M.S. Shur, “Low field mobility, Saturation velocity, and performance of submicron GaAs MESFET's,” *Electron. Lett.*, vol. 18, no. 21, pp. 909-911, Oct. 1982.

著者紹介



林 裁 完(正會員)
1965年 3月 1日生. 1987年 충남
대학교 전자공학과 졸업. 1989年
충남대학교 대학원 졸업 석사학
위 취득. 1989年~현재 국방과학
연구소 연구원. 주관심분야는 소
자 모델링 및 시뮬레이션, 회로
분석 등임.

李 起 煥 (正會員) 第26卷 第3號 參照
현재 충남대학교 전자공학과
조교수
●
尹 賢 老 (正會員) 第26卷 第3號 參照
현재 국방과학연구소 선임연
구원