Three Dimensional Calculation of Capacitance for VLSI Interconnection Line

VLSI 전송선로에서의 커패시턴스의 3차원 계산

The capacitance for three-dimensional (3D) VLSI interconnection line is calculated. Capacitance is obtained by solving integral equation that is the product of Green's function and surface charge density. Surface charge density is assumed that constant in each subarea, and subarea is devided by rectangular size in interconnetion surfaces. Up to date, so this integral method using Green's function is calculated by Fourier integral transformation, that it cannot help making an error. In this paper, it is proposed to use direct integration instead of Fourier integral method. And we proved accuracy of this paper in comparision with conventional results.

VLSI 전송선로의 커패시턴스를 3차원으로 계산하였다. Green's function과 표면전하밀도의 곱의 형태로 주어지는 적분식을 풀어서 커패시턴스를 구하였다. 이때, 표면전하밀도는 도체의 표면을 균일한 면적을 갖는 미소 면적소로 나누어 주었을 때 각각의 면적소 내에서는 일정한 상수값을 갖는다고 가정하였다. 지금까지의 Green's function을 이용한 적분방법에서는 적분식의 계산을 Fourier 적분의 형태로 변환하여 계산하였기 때문에 계산과정에서 어느정도의 오차가 있을 수 밖에 없었지만, 본 논문에서는 Fourier 적분을 사용하는 대신에 이중 적분을 직접적으로 적분할 수 있는 방법을 제시하였다. 이 방법을 사용하여 적용한 결과를 기존의 결과들과 비교를 함으로써, 이의 정확성을 입증하였다.