Epitaxial Growth for GaAs IC

GaAs 집적회로 제조를 위한 에피 성장 연구

  • 김무성 (KIST 반도체재료 연구실) ;
  • 엄경숙 (KIST 반도체재료 연구실) ;
  • 박용주 (KIST 반도체재료 연구실) ;
  • 김용 (KIST 반도체재료 연구실) ;
  • 김성일 (KIST 반도체재료 연구실) ;
  • 조훈영 (KIST 반도체재료 연구실) ;
  • 민석기 (KIST 반도체재료 연구실)
  • Published : 1993.12.01

Abstract

The growth of semi-insulating(SI) high resistant undoped GaAs epilayer has been studied to solve the problems ocurring when GaAs IC is fabricated by the widely used ion implantation directly into the SI GaAs substrate. The EPD ditribution of the SI substrates has been examined, and the suitability of the buffer layers grown by MOCVD and MBE, respectively, has been tested for IC fabrication through leakage current measurement. IJngated FET has been fabricated on the SI epilayer and leakage current through the buffer layer has been measured. In the case of MOCVD grown 1$\mu\textrm{m}$-thick buffer layer, the leakage current is as small as about 270nA/mm, and this value does not affect the pinch-off of FET. In this case, the epilayer quality is affected by the substrate defects because the leakage current distribution is coincided with the EPD distribution of the SI substrate. The 2$\mu\textrm{m}$-thick buffer layer grown by MBE, however, has the better quality, and shows the lower leakage current(40nA/mrn) and higher uniformity.

Bulk반절연 기판 웨이퍼에 이온 주입법에 의한 기존의 GaAs집적회로 제작시 발생하는 문제점을 보완하고자 반절연 기판 위에 반절연성의 고저항 GaAs 에피층을 성장하는 연구를 수행하였다. 먼저 반절연 기판의 EPD분포를 조사하고, MOCVD와 MBE법을 이용하여 undeped GaAs반절연성 에피층을 성장시켜 실제 집적회로의 제작에 적합한지를 평가하였다. 평가방법은 반절연성 에피\ulcorner을 buffer층으로 성장시킨 에피 기판에 ungated FET를 제작하여, 이 반절연성 에피\ulcorner을 통한 누설전류를 측정하고, 또한 반절연 기판의 EP분호의 영향을 조사하였다. 누설 전류의 측정결과 비교적 주설 전류가 큰 1$\mu\textrm{m}$ 두께의 MOCVD시료에서도 270nA/mm로 FET의 pinch-off에는 영향을 주지 못하는 매우 작은 누설 전류 값을 나타내었다. 또한 누설전류의 분포가 반절연 기판의 EPD분포와 일치하는 것을 발견하여, 에피층의 quality에 기판의 결함이 미치는 영향을 확인하였다. MBE법으로 성장한 2$\mu\textrm{m}$ 두께의 undoped burrer층 시료는 휠씬 좋은 특성을 나타내었으며, 매우 균일하고 낮은 누설전류(40nA/mm)가 측정되었다.

Keywords

References

  1. Inst. Phys. Conf. Ser. v.63 9th Int. Symp. GaAs and related compounds Y.Nanishi;H.Yamazaki;T.Mizutani;S.Miyajawa;T. Sugano(ed.)
  2. Jpn. J. Appl. Phys. v.23 no.L290 Y.Sano;H.Nakamura;M.Akiyama;T.Egawa;T.Ishida;K.Maminishi
  3. J. Cryst. Growth. v.55 T.Nakanishi;T.Udgawa;A.Tanaka;K.Kamei
  4. 3rd Int. Conf. Semi-Insulating Ⅲ-Ⅳ Materials H.Lessoff;R.Gorman;D.C.Look(ed.);J.S.Blackmore(ed.)
  5. 전자공학회지 v.14 no.15 김무성
  6. 응용물리 v.5 김성일;엄경숙;김용;민석기;곽명현;마동성
  7. 전자공학회지 v.27 김무성;김용;엄경숙;김성일;민석기
  8. 새물리 v.32 장희숙;조훈영;김은규;이승웅;민석기;양인상;양종만
  9. J. Vac. Sci. Techonl v.8 A.Y.Cho
  10. Very High Speed Intergranted Circuits : Gallium Arsenide LSI T.Ikoma
  11. Solid State Electron v.25 T.Mizutani;T.Honda;S.Ishida;Y.Kaminish
  12. 과학기술처 연구보고서 김무성(등)
  13. Bell System Tech. J. v.59 A.S.Jordan;R.Von Carso;A.R.Neida
  14. Japan. J. Appl. Phys. v.21 Y.Nanishi;S.Ishida;S.Miyazawa