

論文93-30A-10-8

초고집적 회로용 PZT박막의 형성조건

- 스퍼터링법으로 Si, TiN/Ti/Si 기판위에 증착된 PZT 박막의 금속 열처리에 의한 결정화 및 특성 -

(Formation Conditions of PZT Thin Films for ULSI)

- A study on the formation and characteristics of PZT thin films by rapid thermal annealing -

馬在坪 * , 朴致善 ** , 白壽鉉 ** , 黃有商 ** , 白尚勳 ** , 崔珍奭 *** , 趙顯春 ****

(Jae Pyung Mah, Chi Sun Park, Su Hyon Paek, Yoo Sang Hwang,
Sang Hun Paek, Jin Seog Choi and Hyun Choon Cho)

要 約

RF magnetron sputtering 방법으로 PZT 박막을 증착한 후에 표면에서의 Pb 휘발과 기판과의 계면반응을 최대한 억제하고자 PbO 분위기에서 금속열처리 법을 사용하여 안정상인 페롭스카이트 구조를 얻고자 하였다. 표면 crack과 기판과의 계면반응을 방지하는 완충층으로서의 TiN/Ti층의 가능성을 알아보기 위해 TiN/Ti/Si 기판을 준비하였다. Si 기판인 경우 열처리 온도가 증가할 수록 PZT 박막에 crack의 발생정도가 심해져 전기적 특성에 치명적인 영향을 주었다. TiN/Ti (40-150 $\mu\Omega \cdot \text{cm}$)층을 완충층으로 사용할 경우 계면반응과 표면 crack을 억제할 수 있었다. TiN/Ti/Si 기판위에 증착된 PZT 박막의 전기적 특성은 PZT 박막 두께가 2500Å인 경우 650°C에서 15sec 동안 금속 열처리시 누설 전류는 38 nA/cm² 파괴전압은 3.5 MV/cm 이고 유전상수는 1 MHz에서 310 이었다. 60Hz에서 Pr= 6.4 $\mu\text{C}/\text{cm}^2$, Ec= 0.2 MV/cm 이었다.

Abstract

PZT thin film deposited by rf magnetron sputtering was annealed by rapid thermal process(RTP) in PbO ambient to prevent vaporizing of Pb and interface reactions. Si and TiN/Ti/Si substrates were prepared to survey application of TiN/Ti layer which can prevent interface interaction with Si and crack of PZT thin films. As temperature increased, PZT thin film surface on Si substrate appeared more severe cracks which should affect electrical properties deadly. TiN/Ti((40-150 $\mu\Omega \cdot \text{cm}$) layer applied for buffer layer suppressed interface interaction and film cracking. The measured leakage current(LC) and breakdown voltage(BV) of PZT thin film on TiN/Ti/Si substrate annealed at 650°C for 15 sec (thickness of 2500Å) were 38 nA/cm² and 3.5 MV/cm and dielectric constant was 310 at 1 MHz, and remanent polarization (Pr) and coercive field (Ec) were 6.4 $\mu\text{C}/\text{cm}^2$ and 0.2 MV/cm at 60 Hz, respectively.

*正會員, 湖南大學校 電子工學科,
(Dept. of Elec Eng. Honam Univ.)

**正會員, 漢陽大學校 材料工學科
(Dept. of Materials Eng. Hanyang Univ.)
接受日字 : 1993年 1月 29日

***正會員, 三星電子 半導體部門 器興研究所
(Sam-Sung Semiconductor R&D Center)

****正會員, 產業 技術 情報院
(Korea Institute of Industry and technology information)

I. 서론

최근 반도체 기억소자의 집적도가 ULSI급으로 급증함에 따라 cell area의 급격한 감소가 요구 되었고 이에따라 기존의 NO, ONO를 이용한 capacitor design으로서는 물리적, 전기적 특성에 한계를 맞게 되었다.^[1,2] 이에 따라 고 유전상수를 갖는 물질의 박막화에 관심이 집중되고 있는 실정이다.^[3,4] 강유전체는 압전성 및 초전성의 성질을 포함하고 있어 광범위한 분야에 응용되고 있을 뿐만아니라^[5] 최근에는 높은 유전상수와 P-E 이력특성을 이용한 DRAM, FRAM, FEMFET, DRAM/FRAM등의 기억소자에 대한 적용을 위해 많은 연구가 진행되고 있다.^[6]

^[7] 이러한 강유전체 중에서 PbZr_{1-x}Ti_xO₃ (이하 PZT)는 다른 강유전체에 비해 비교적 높은 유전상수와 Curie 온도를 갖고 있을 뿐만아니라 switching 특성이 좋아 초고속 소자에 응용이 가능하고 Zr/Ti 조성비와 소량의 제 3성분 침가에 의해서 여러가지 전기적 특성을 얻을 수 있다는 장점이 있다.^[8,9] 그러나 안정상인 perovskite구조를 얻기 위하여 conventional furnace annealing을 실시할 경우 표면에서의 Pb휘발과 기판과의 계면반응이 발생하여 문제시 되고 있고 또한 기판에 따라 표면에 crack이 발생하는 문제점도 대두되고 있다.^[10] 따라서 본연구에서는 RF magnetron sputtering방법으로 PZT박막을 증착시킨 후에 표면에서의 Pb 휘발과 기판과의 계면반응을 최대한 억제하고자 PbO 분위기에서 급속열처리(rapid thermal process)법을 사용하여 안정상을 얻고자 하였다. 기판으로서는 Si기판외에 비교적 낮은 확산 계수와 열역학적 안정성 및 낮은 비저항(40~150 $\mu\Omega\cdot$ cm)등의 잇점으로 현재 4M DRAM 급 이상에서 diffusion barrier로 사용되고 있는 TiN/Ti층을 계면반응과 표면 crack을 방지하는 buffer layer 및 하부전극으로서의 적용 가능성을 알아보기 위해 TiN/Ti/Si 기판도 준비하였다. 또한 PZT 박막 두께및 RTA 온도에 따른 상 형성 및 특성을 분석 하였다.

II. 실험방법

기판은 p-type (100) Si 기판과 Si 위에 TiN/Ti를 증착한 TiN/Ti/Si 기판을 준비하였다. 이때 Ti는 DC sputtering방법으로 300±30Å 증착하였고 TiN은 reactive sputtering 방법으로 900±90Å 증착하였다. PZT 박막의 두께에 따른 특성변화를 알아보기 위하여 RF magnetron sputtering 방법으로 기판온도 300°C에서 PZT 박막을 1500Å, 2500Å 증착

표 1. PZT 박막의 증착시 스퍼터링 조건
Table 1. Typical sputtering conditions for PZT thin film depositions.

target	PZT composite ceramics(Zr/Ti=52/48)
target size	$\varphi = 3$ inch
background pressure	4×10^{-6} torr
sputtering pressure	3×10^{-3} torr
sputtering ambient	100% Ar
substrate temperature	300°C
rf power	120W (2.63W/cm ²)
target-substrate distance	4cm

하였다. 이 때 target은 여러가지 조성 중에 유전상수가 가장 크게 나타난다고 보고되고 있는 상경계 영역(morphotropic phase boundary, MPB) 조성 균쳐인 Zr/Ti비가 52/48인 composite ceramics target을 사용하였고 sputtering 조건은 표 1에 나타내었다. PZT박막의 결정화를 위하여 PbO 분위기에서 550°C, 650°C, 750°C의 온도로 급속열처리를 실시하였다. 전기적 특성을 측정하기 위하여 PZT박막위에 상부 전극으로서 Al을 thermal evaporation 방법으로 약 1500Å 증착하였고 이때 사용된 패턴은 지름이 1mm인 Al dot 패턴이었다. Mechanical stylus(α -step)와 scanning electron microscopy(SEM)로 박막 두께를 확인하였고 가속전압과 전류가 각각 40 keV, 40 mA이고 X-ray 특성파의 파장이 1.542Å인 CuK α target을 사용한 X-ray diffractor meter (Rigaku RAD-C)를 사용하여 상형성을 관찰하였으며 Rutherford backscattering




그림 1. 실험 순서도

Fig. 1. Flow chart of experiments.

spectroscopy (RBS) 분석 (2.43 MeV, $10\mu\text{C}$, 40 deg, 5 nA)을 통하여 열처리 온도에 따른 성분, 조성변화 및 계면반응을 관찰하였다. 표면 morphology는 SEM(x10000)으로 관찰하였다. 유전상수는 1 MHz C meter/C-V plotter(HP4280A)를 사용하여 측정하였고 I-V 특성은 DC parameter analyzer (HP4145B)을 사용하여 측정하였다. 이력특성은 Sawyer-Tower circuit을 사용하여 60 Hz에서 측정하였고 이때 사용된 표준 capacitor는 $0.01\mu\text{F}$ 이었다. 이상에서 측정한 전기적 특성은 모두 상온에서 행하여졌다. 본 실험의 순서도를 그림 1에 나타내었다.




그림 2. 단결정 실리콘 기판위에 PZT박막을 증착하였을 경우 급속열처리 온도에 따른 X-ray 회절 분석

Fig. 2. X ray diffraction peaks for PZT thin film deposited on single crystalline Si substrate for various RTA temperatures.

III. 결과 및 고찰

Si 기판위에 PZT박막을 약 1500 Å 증착하여 15sec동안 급속열처리를 실시하였을 경우 RTA온도에 따른 상변태 과정을 관찰한 XRD 결과를 그림 2에 나타내었다. 550°C에서 안정상인 페롭스카이트상의 peak가 관찰되었으나 pyrochlore상과 함께 존재하고 있고 650°C에서 pyrochlore상은 관찰되지 않고 PZT main peak인 (110) peak가 뚜렷이 관찰되는 것으로 보아 안정상인 페롭스카이트 구조로의 변태가 일어난 것으로 보인다. 750°C에서는 unknown peak 가 관찰되는데 이는 계면반응으로 발생한 lead silicate 상에 의한 것으로 보인다. ^[10] 계면반응을 줄




그림 3. TiN/Ti/Si기판위에 PZT박막을 증착하였을 경우 급속열처리 온도에 따른 X-ray 회절 분석

Fig. 3. X-ray diffraction peaks for PZT thin film deposited on TiN/Ti/Si substrate for various RTA temperatures.




그림 4. 단결정 실리콘 기판위에 PZT박막을 증착하였을 경우 금속열처리 온도에 따른 RBS 분석
Fig. 4. Rutherford backscattering spectroscopy(RBS) spectra for a PZT thin film
deposited on single crystalline Si substrate for various RTA temperatures.
(a)as-deposited, (b)550°C, 15sec, (c)650°C, 15sec, (d)750°C, 15sec.

이고자 Si과 PZT사이에 TiN/Ti층을 증착한 TiN/Ti/Si기판인 경우의 XRD결과를 그림 3에 나타내었다. 이경우 650°C에서 Si기판의 경우보다도 페롭스카이트 PZT peak들이 뚜렷이 나타나고 있으며 750°C에서는 계면반응에 의한 peak는 관찰되지 않았으나 650°C인 경우에 비해 페롭스카이트 PZT peak 가 뚜렷하지 않은 것으로 보아 이 온도에서는 박막이 불안정해진 것으로 보인다. PZT 박막의 성분및 조성 변화와 계면반응을 관찰하기 위하여 RTA온도에 따른 RBS분석을 하였다. Si 기판인 경우를 그림 4에 나타내었다. As-deposited 상태에서는 $Pb/(Ti+Zr)=1/0.85$ 로서 Pb의 결핍은 나타나지 않았으며 Zr/Ti 비가 46/54로서 Ti rich 현상이 나타나는데 이는 본 실험 조건에서는 Ti의 sputtering yield가 Zr 보다 크기 때문이라고 생각된다. 550°C, 650°C에서는 Si과

PZT 사이의 계면반응은 나타나지 않는 것으로 보이나 750°C인 경우에는 Pb와 Si의 상호 확산으로 인하여 PZT 박막내의 조성이 불균일 해지며 계면에 조성비가 약 14% Pb, 25% Si, 60% O인 lead silicate층이 형성되었으며 PZT layer 도 Pb의 확산으로 인한 조성 불균일로 RBS data상에 layer 1과 layer 2로 분리되었음을 볼 수 있다. 이렇게 계면에 유전특성이 좋지않은 새로운 층이 생기면 PZT 유전 박막과 이 층이 직렬로 배열하게 되어 전체적인 정전 용량이 크게 저하되기 때문에 계면반응을 최대한 억제하는 것이 바람직하다. 계면반응을 억제하기 위하여 PZT와 Si 사이에 TiN/Ti층을 삽입한 TiN/Ti/Si 기판인 경우의 RBS 분석 결과를 그림 5에 나타내었다. 이 경우 750°C인 경우에도 PZT 박막내의 조성의 불균일은 보이고 있지 않으며 하부의 Ti층이 Ti-




그림 5. TiN/Ti/Si기판위에 PZT박막을 증착하였을 경우 750°C에서 금속열처리한 경우의 RBS 분석

Fig. 5. Rutherford backscattering spectroscopy(RBS) spectra for a PZT thin film deposited on TiN/Ti/Si substrate annealed at 750°C.




그림 6. 단결정 실리콘기판위에 PZT박막을 증착시켰을 경우 금속 열처리 온도에 따른 SEM 표면 사진

Fig. 6. Scanning electron microscopy(SEM) planar views for PZT thin films deposited on single Si substrates.

silicide로 변태 되었으나 기판의 Ti와 PZT층내의 Ti가 뚜렷이 구별되고 Pb와 Si의 상호확산이 관찰되




그림 7. TiN/Ti/Si기판위에 PZT박막을 증착한 후 650°C로 금속 열처리 한 경우 PZT박막 두께에 따른 I-V 곡선

Fig. 7. I-V curves for PZT thin films deposited on TiN/Ti/Si substrate for various PZT thin film thicknesses annealed at 650°C.

(a) 1500 Å, (b) 2500 Å.

지 않는 것으로 보아 TiN층이 안정하게 유지되고 있음을 알수있고 이에따라 계면반응은 발생하지 않은 것으로 보인다. 이는 앞선 XRD결과와 잘 일치하고 있다. RBS 분석결과에 따른 조성변화를 표 2에 나타내었다. Dielectric 역할을 바람직하게 수행하는데 있어서 박막의 치밀성은 대단히 중요한 역할을 한다. 이러한 치밀성을 간단히 측정하는 방법은 유전 박막의 I-V특성을 측정하여 누설전류와 파괴전압을 조사하는 것이다. 그러나 Si 기판인 경우는 TiN/Ti/Si 기판과는 달리 그림 6에 나타낸 SEM 표면 사진에서 알 수 있듯이 RTA온도가 증가 할 수록 표면에 macrocrack이 발생하고 이들의 형성정도가 심해지고 있다. 이는 여러가지 이유가 제시될 수 있지만 기판의 영향을 많이 받는 것으로 보아 기판과 PZT박막

표 2. RBS 분석결과에 의한 PZT 박막의 RTA 온도에 따른 Pb/(Ti+Zr), Zr/Ti 조성비

Table 2. Pb/(Ti+Zr), Zr/Ti compositional ratio of PZT thin films vs. RTA temperatures by RBS analysis.

기판	Si			TiN/Ti/Si
	As-depo.	650°C	750°C	
조성온도	As-depo.	650°C	750°C	750°C
layer 1	Pb = 0.189 Zr = 0.075 Ti = 0.086 O = 0.650	Pb = 0.192 Zr = 0.068 Ti = 0.084 O = 0.656	Pb = 0.172 Zr = 0.083 Ti = 0.10 O = 0.645	Pb = 0.207 Zr = 0.074 Ti = 0.098 O = 0.621
layer 2	Si-sub.	Si-sub.	Pb = 0.152 Zr = 0.077 Ti = 0.110 O = 0.661	Ti = 0.417 N = 0.583
layer 3			Pb = 0.133 Si = 0.255 O = 0.612	Ti = 0.331 Si = 0.669
layer 4			Si sub.	Si sub.




그림 8. TiN/Ti/Si기판위에 PZT박막을 2500Å 증착한 후 750°C로 금속 열처리 한 경우 PZT박막의 I-V 곡선

Fig. 8. I-V curves for PZT thin films deposited on TiN/Ti/Si substrate annealed at 750°C (PZT thin film thickness of 2500Å).

의 열팽창 계수의 차이(Si=2.6x10⁻⁶/°C, PZT=6.7x10⁻⁶/°C) 때문이라고 생각된다. 이러한 macrocrack의 발생으로 전기적 특성을 측정하는 것은 불가능하여 TiN/Ti/Si 기판인 경우에 대해서 전기적 특성을 측정하였다. 650°C인 경우 두께에 따른 I-V 특성을 DC parameter analyzer(HP4145B)를 사용하여 0.




그림 9. Sawyer-Tower 회로를 이용하여 60 Hz에서 측정한 이력곡선

Fig. 9. Hysteresis loops for PZT thin film at 60 Hz by using Sawyer-Tower circuit.

V에서 100 V까지 측정한 결과를 그림 7에 나타내었다. 전압이 를 경우 전류가 포화되는 현상은 박막의 breakdown으로 측정 장비의 허용전류 한계에 도달했기 때문이다. 1500Å인 경우에는 2500Å에 비해 비교적 좋지 못한 I-V특성을 보이고 있는데 이는 박막의 두께가 얕아서 아직 치밀한 박막이 형성되지 않았기 때문이라고 보인다. 그림 8은 750°C인 경우인데 650°C와 비교해볼 때 좋지 못한 특성을 보여주고 있다. 이는 XRD 결과에서 보았던 바와 같이 RTA 온도 증가에 의해 박막이 불안정해지기 때문이라고 보인다. 따라서 PZT 박막 두께가 2500Å인 경우 650°C에 대해서 RTA시간에 따른 leakage current (LC)와 breakdown voltage(BV)를 측정하였다. 누설전류를 2.5V에서 흐르는 전류로 정의하였고 파괴전압은 1μA가 흐를 때의 전압으로 정의하였을 때 650°C, 15 sec인 경우에 누설전류가 38 nA/cm², 파괴전압이 3.5 MV/cm를 나타내었으며 유전상수 값을 1 MHz에서 C meter/C-V plotter(HP4280A)로 측정한 결과 약 310 이었다. 그림 9는 60 Hz에서 Sawyer-Tower circuit을 사용하여 상온에서 측정한 이력곡선이며 PZT 박막의 강유전 특성을 잘 보여주고 있으며 강유전상이 형성된 것을 뒷받침해주고 있고 이 경우 Pr=6.4μC/cm², Ec=0.2 MV/cm 값을 보여주고 있다. 위의 전기적 특성값들을 표 2에 요약하였다. Ec 값이 Pt 기판에 대한 기준의 여러 보고 (Pr = 6.3~25μC/cm², Ec = 12~35 KV/cm)보다 [11] [12] 훨씬 크게 나타나고 있는데 이렇게 Ec 값이 크게 되면 DRAM에 적용시 문제가 될 수 있어 바

람직하지 못하나 FE linear memory^[11] 등의 다른 응용분야에서는 오히려 유용할 때도 있다. 이렇게 Ec가 크게 나타나는 이유로는 PZT와 TiN의 계면에서 발생하는 stress에 의한 domain의 고정에 의한 현상으로 고려해 볼 수 있으나 이에 대하여는 추가적인 연구가 필요하다고 생각된다.

IV. 결론

1. Si 기판인 경우 750°C에서는 계면반응이 발생하여 PZT/Si 계면반응으로 인한 lead silicate로 보이는 XRD peak가 관찰되었고 표면에 전기적 특성을 크게 저하시키는 macrocracks이 발생하였다.

2. TiN/Ti/Si 기판인 경우는 750°C에서도 TiN층이 안정하게 유지되어 계면 반응이 억제되었고 비자항이 낮기 때문에 buffer layer 및 하부 전극으로의 적용 가능성이 충분하다.

3. PZT박막 두께가 2500Å인 경우 650°C에서 15sec동안 급속열처리를 하였을 때 누설전류는 38nA/cm² 파괴전압은 3.5 MV/cm 이었고 유전상수는 1MHz에서 310이었다. 60Hz에서 $P_r=6.4\mu C/cm^2$, $E_c=0.2\text{ MV}/cm^\circ$ 이었다.

* 본 논문은 1992년도 교육부 지원 한국학술진흥재단의 신진과제 학술연구조성비에 의하여 연구 되었음.

参考文献

- [1] H. Sunami, T. Kure, N. Hashimoto, K. Itoh, T. Toyabe, and S. Asai, "A corrugated capacitor cell(CCC)", *IEEE Transactions on Electron Devices*, vol. ED-31, No. 6, p. 746-753, 1984.
- [2] AL F. Tasch, Jr., "Memory cell and technology issues for 64- and 256-Mbit one-transistor cell MOS DRAMs", *Proc. of the IEEE*, vol. 77, No. 3, p. 374-388, 1989.
- [3] Gene H. Haertling, "Ferroelectric thin films for electronic applications", *J. Vac. Sci. Technol.*, vol. A9, no. 3, p. 414-420, 1991.
- [4] D. Bondurant and F. Cuadinger, "Ferroelectrics for Nonvolatile RAMs", *IEEE spectrum*, July, p. 30-33, 1989.
- [5] J. M. Herbert, Ferroelectric Transducers and sensors, Gordon and Breach publishers, p. 125-262, New York, 1982.
- [6] Stanley Wolf, Silicon processing from the VLSI era vol. 2: processing integration, LATTICE press, p. 557-637, California, 1986.
- [7] C. A. Paz de Araujo, G. W. Taylor, "Integrated Ferroelectrics", *Ferroelectrics*, vol. 116, p. 215-228, 1991.
- [8] K. Iijima, I. Ueda, K. Kugimiya, "Lead Zirconate-Titanate thin films; preparation and crystallographic and ferroelectric properties", proc. of the symp. on Ferroelectric films, Meeting of the American Ceramic Society in Cincinnati, 1991.
- [9] B. Jaffe, W. R. Cook, H. Jaffe, Piezoelectric Ceramics, p. 135-181, Academic Press, 1971.
- [10] H. Hu, L. Shi, V. Kumar, S. B. Krupanidhi, "Rapid thermal annealing processed ferroelectric Pb(Zr, Ti)O₃ films", proc. of the symp. on Ferroelectric films, Meeting of the American Ceramic Society in Cincinnati, 1991.
- [11] Akira Okada, "Electrical properties of lead Zirconate-lead Titanate ferroelectric thin films and their composition analysis by Auger electron spectroscopy August", *J. Appl. Phys.*, vol. 49, no. 8, p. 4495-4499, 1978.
- [12] C. V. R. Vasant Kumar, R. Pascual, and M. Sayer, "Crystallization of sputtered PZT films by rapid thermal processing", *J. Appl. Phys.*, vol. 71, no. 2, p. 864-874, 1992.
- [13] N. Takahashi, A. Odajima, " ", *Ferroelectrics*, vol. 32, p. 49, 1981.

著者紹介

馬在坪(正會員)

1990年 한양대학 공학박사. 현재 호남대학 전임강사
주관심분야는 강유전체 박막 등임.

朴致善(正會員) 第 28卷 A編 第 10號 參照

현재 한양대학교 재료공학과 박사과정. 주관심분야는
강유전체 박막 등임.

白壽鉉(正會員) 第 28卷 A編 第 10號 參照

한양대학교 재료공학과 교수. 주관심분야는 강유전체
박막 및 집적회로용 배선재료 등임.

黃有商(正會員) 第 28卷 A編 第 10號 參照

1991年 한양대학교 공학석사. 현재 박사과정. 주관심분
야는 강유전체 박막 등임.

白尙勳(正會員)

한양대학교 재료공학과 석사과정. 주관심분야는 강유
전체 박막 등임.

崔珍奭(正會員) 第 28卷 A編 第 10號 參照

1992年 한양대학교 공학박사. 현재 삼성전자 연구원. 주
관심분야는 DRAM 공정 개발 등임.

趙顯春(正會員) 第 28卷 A編 第 10號 參照

1992年 한양대학교 공학박사. 현재 산업연구원 연구
원. 주관심분야는 강유전체 박막 등임.