

Co-sputtering으로 형성한 ZT/PZT/ZT 강유전체 다층막 구조의 특성에 관한 연구

주재현 · 길덕신 · 주승기
서울대학교 금속공학과
(1994년 5월 20일 접수)

A Study on the Characteristics of ZT/PZT/ZT Ferroelectric Multi-layer Thin Films Deposited by Co-sputtering

Jae-Hyun Joo, Deok-Sin Kil and Seung-Ki Joo
Dept. of Metallurgical Engineering, Seoul National University
(Received May 20, 1994)

요 약

FEMFET 소자 제작을 위한 ZT/PZT/ZT 다층막 구조를 Si 기판 위에 co-sputtering 방법으로 형성한 후, Pb/(Zr+Ti) 비율, 막의 두께, 열처리 조건 그리고 기판 가열에 따른 다층막 구조의 특성 변화에 관하여 연구하였다. 350°C로 기판을 가열하면서 증착한 ZT(250 Å)/PZT(1000 Å)/ZT(750 Å) 시편을 700°C에서 120초간 급속 열처리를 하였을 때, 우수한 전기적 특성(누설 전류 2×10^{-8} A/cm², 파괴 전장 1 MV/cm) 기억 소자 특성을 나타내는 막을 얻을 수 있었다.

ABSTRACT

ZT/PZT/ZT multi-layered thin films were deposited on silicon substrate by co-sputtering method for FEMFET device application. Effects of Pb/(Zr+Ti) ratio, film thickness, annealing conditions and substrate temperature on the ferroelectric behavior of the multi-layered films were studied. The best memory device characteristics with leakage current of 2×10^{-8} A/cm² and breakdown field of about 1 MV/cm could be obtained with ZT(250 Å)/PZT(1000 Å)/ZT(750 Å) multi-layered thin film deposited at 350°C and post-annealed at 700°C for 120 sec by RTA(Rapid Thermal Annealing).

1. 서 론

우수한 강유전성, 초전성, 압전성을 나타내는 PZT($\text{Pb-Zr}_x\text{Ti}_{1-x}\text{O}_3$)는 여러 소자에 응용되어 왔으며, 최근에는 sol-gel¹⁾, laser ablation²⁾, CVD³⁾, sputtering⁴⁾ 등의 방법으로 PZT를 박막 형태로 가공하여 비휘발성 메모리 소자로 이용하려는 연구가 집중적으로 이루어지고 있다. PZT 박막의 강유전성을 이용한 비휘발성 메모리 소자로는 FERRAM(Ferroelectric Random Access Memory)⁵⁾와 FEMFET(Ferroelectric Field Effect Transister)⁷⁻⁹⁾가 있으며, 신뢰도를 크게 저하시키는 피로 현상¹⁰⁾을 고려하면 읽는 동작 중 정보가 소실되지 않는(Non-Destructive Readout) FEMFET 소자가 더 바람직하다¹¹⁾. 현재

FEMFET 소자 제작에 관한 연구는 주로 BaMgF_4 를 사용하여 진행하고 있으나 BaMgF_4 보다 우수한 강유전성을 나타내는 PZT를 이용하여 FEMFET 소자를 제작하면 더 우수한 특성을 지니는 소자를 제작할 수 있을 것으로 판단된다. 그러나 FEMFET 소자 제작을 위하여 PZT 박막을 Si 기판 위에 직접 증착할 경우에는 Perovskite 상을 얻기 위한 후열처리 과정 중 PZT와 Si 기판과의 반응이 심하게 발생하므로 그 응용에 제한을 받고 있다¹²⁾. 기존 연구 결과에 의하면 PZT 박막 내의 Pb는 후열처리 과정 중 Si 기판으로 확산되어 Pb-Silicide를 형성하거나 증발하여 전기적 성질을 급격히 저하시키는 것으로 보고되어 있다¹³⁾. 본 연구에서는 PZT 막에서 전기적 성질을 저하시키는 Pb 원소를 제거한 ZT 막을

Table 1. Sputtering Conditions

Gas		O ₂ (20 sccm)
Pressure		10 mtorr
Substrate rotation		5 rpm
Substrate-Target distance		6 cm
Film	Deposition power	Deposition rate(Å/mm)
ZT	Zr(250 W) + Ti(150 W)	19.23
PZT	Pb(330 V) + Zr(250 W) + Ti(150 W)	50.10
	Pb(360 V) + Zr(250 W) + Ti(150 W)	55.56
	Pb(390 V) + Zr(250 W) + Ti(150 W)	62.50

완충막과 덮개막으로 이용한 ZT/PZT/ZT/Si 구조의 박막을 제작하여, 후열처리과정 중 Si와의 반응을 억제하고 Pb의 증발을 방지하고자 하였다.

2. 실험방법

Pb, Zr, Ti 금속 타겟을 장착한 상향식 co-sputtering 장치를 이용하여 반응성 스퍼터링으로, (100) P-형 Si 기판 위에 연속적으로 ZT/PZT/ZT 다층막을 형성하였다. 초기 진공은 10⁻⁶ torr 이하로 하였으며, Pb 타겟에 DC를 Zr과 Ti 타겟에 RF를 각각 독립적으로 인가한 후 Table 1의 조건으로 스퍼터링 하였다. 증착시 기판 가열의 영향을 관찰하기 위한 시편 이외의 다른 시편은 모두 상온에서 막을 형성하였다. Perovskite상을 얻기 위한 후열처리는 할로젠 램프를 이용한 금속 열처리 장치로 공기 분위기에서 열처리하였고, 금속 열처리 시간의 영향을 관찰하기 위한 시편을 제외한 다른 시편의 열처리 시간은 60초로 하였다. 전기적 특성 측정을 위한 상부 전극은 지름 0.5 mm인 알루미늄막을 진공열증착하여 형성하였다.

FEMFET 소자에 응용하기 위한 최적의 ZT/PZT/ZT 막을 얻기 위하여 Pb/(Zr+Ti) 비율, 각 막의 두께, 기판 온도 그리고 후열처리 조건을 변화시켜 시편을 제작하였다. 후열처리 온도와 시간에 따른 상변화와 표면 형상 변화는 XRD와 SEM으로 확인하였고, I-V(Current-Voltage) 곡선으로부터 누설 전류와 파괴 전장 특성을 관찰하였다. ZT/PZT/ZT 막의 기억 소자 특성은 1 MHz 교류 전압을 인가한 C-V (Capacitance-Voltage) 측정으로부터 구하였으며, 열처리 후 계면에서의 확산을 RBS로 관찰하였다. 모든 전기적 특성 측정은 상온에서 행하였으며 누설 전류는 4 V(0.2 MV/cm)에서의 전류값을, 파괴 전장은 10⁻⁵ A/cm²의 전류가 흐르는 전장으로 정의하였다.

3. 결과 및 고찰

Pb/(Zr+Ti) 비에 따른 ZT/PZT/ZT 다층막 구조의 특성 변화를 관찰하기 위하여 Table 1의 조건으로 Pb 조성을 달리한 ZT(500 Å)/PZT(1000 Å)/ZT(500 Å) 시편을 제작하였다. EDS로 조성 분석을 한 결과 Zr과 Ti 조성비는 0.7 : 0.3으로 일정하였고 Pb/(Zr+Ti) 비는 Pb 전압이 330 V, 360 V, 390 V일 때 각각 1.1, 1.2, 1.3이었다.

Fig. 1은 ZT(500 Å)/PZT(1000 Å)/ZT(500 Å) 시편의 Pb/(Zr+Ti) 비와 후열처리 온도에 따른 XRD 측정 결과로, 기존 연구 결과와 동일하게 Pb 함량이 증가할수록 Pyrochlore상에서 Perovskite상으로의 변태 온도는 낮아졌으나¹⁵ 700°C 60초의 열처리에 의해서도 Pyrochlore상에 해당하는 피크가 존재하였다. Fig. 2는 Pb/(Zr+Ti) 비가 1.2인 시편의 후열처리 온도에 따른 표면 형상 사진으로 열처리 온도가 증가할수록 실리콘과 반응하여 생성된 것으로 보이는 blister가 증가하였다. 이러한 blister는 Pb 함량이 증가할수록 증가하였고 EDS 분석에 의하면 blister가 형성된 부분은(Fig. 2(d) B) 형성되지 않은 부분(Fig. 2(d) A) 비하여 Pb 함량이 상대적으로 높은 것으로 나타났다. 이로부터 blister는 PZT의 Pb가 완충막으로 사용된 ZT 막의 결합으로 확산되어 Si 기판과 반응하여 생성된 것으로 생각된다. 기존 연구 결과에 의하면 PZT 막의 Pb가 Si과 결합하여 계면에 Pb-silicide를 형성하면서 계면 특성이 저하된다고 보고된 바 있다^{12,13}.

PZT내의 Pb 함량이 증가할수록 보다 낮은 온도에서 Perovskite상으로의 변태가 시작되지만 Si 기판과 반응으로 생성된 것으로 보이는 blister가 증가하기 때문에, 이를 억제하기 위하여 Si 기판과 PZT 막 사이의 ZT 막의 두께를 500 Å에서 750 Å으로 증가시킨 ZT(250 Å)/PZT(1000 Å)/ZT(750 Å) 막을 형성하였다. Fig. 3은 ZT(250 Å)/PZT(1000 Å)/ZT(750 Å) 시편의 후열처리 온도에 따른 XRD 측정 결과로 Fig. 1(b)와 동일하게 650°C부터 Perovskite상이 형성되었지만 700°C 이상의 열처리의 경우에는 Pyrochlore상이 현격히 사라지는 것으로 나타났다. Fig. 4는 하부 ZT 막의 두께를 증가시킨 시편의 후열처리 온도에 따른 표면 형상 사진으로 Fig. 2와 대조적으로 750°C의 열처리에서도 blister는 관찰되지 않았으나 후열처리 온도가 증가할수록 결정립이 점차 조대화 됨을 볼 수 있다. Fig. 5는 후열처리 온도에 따른 누설 전류와 파괴 전장 변화로 열처리 온도가 증가할수록 누설 전류는 급격히 증가하였고 파괴 전장은 급속히 감소함을 알 수 있다. 이것은 Fig. 4에서 알 수 있듯이 열처리 온도가




Fig. 1. X-Ray diffraction patterns of ZT(500 Å)/PZT(1000 Å)/ZT(500 Å) films. Pb/(Zr+Ti) ratio analyzed with EDS was 1.1 (a), 1.2 (b) and 1.3 (c). RTA temperatures are shown at the right hand side of each figure. (●: Perovskite, ○: Pyrochlore, *: Si substrate)




Fig. 2. Scanning electron micrographs of ZT(500 Å)/PZT(1000 Å)/ZT(500 Å) films. The arrow indicates blister formed by reaction between Si substrate and the films. The RTA temperature was 500°C (a) 550°C (b) 600°C (c) 650°C (d) and 700°C (e).

증가할수록 결정립이 조대화되며 급격한 온도변화로 미세 결함들이 증가하기 때문으로 생각된다.

Fig. 6은 p-Si 기판 위에 강유전체를 증착시킨 MFS (Metal-Ferroelectric-Semiconductor) 구조의 C-V 측정 개략도로, 기억 소자 특성을 비교하기 위하여 ΔV , $SQ(\Delta V/\Delta V')$ 를 정의 도시하였다. MFS 구조는 강유전체의

분극현상때문에 C-V 측정시 큰 이력 곡선이 나타나게 되는데, 문턱전압차이(ΔV)가 클수록 정보 저장에 확실해지며 $SQ(\Delta V/\Delta V')$ 가 증가할수록 정보를 읽는데 유리하다. 또한 강유전체막의 유전율(ϵ_{ov})이 클수록 Transconductance가 증가하여 소자 특성을 향상시킨다. Fig. 7은 ZT(250 Å)/PZT(1000 Å)/ZT(750 Å) 시편의 후열처리




Fig. 3. Phase transformation of ZT(250 Å)/PZT(1000 Å)/ZT(750 Å) film with RTA. Annealing temperature was shown at the right hand side. (●: Perovskite, ○: Pyrochlore, *: Si substrate)

온도에 따른 ΔV , ϵ_{ox} , SQ값과 XRD 측정 결과에서 계산한 Perovskite상분율값 $(I_{Perovskite(110)}/(I_{Perovskite(110)} + I_{Pyrochlore(400)})$




Fig. 5. Change of breakdown field and leakage current of ZT(250 Å)/PZT(1000 Å)/ZT(750 Å) film with respect to RTA temperature.

의 변화를 나타낸 것으로, 열처리 온도가 증가함에 따라 Perovskite상이 안정화되고 이와 비례하여 기억 소자 특성도 크게 향상됨을 알 수 있다.

급속 열처리 시간과 기판 가열에 따른 특성 변화를 관찰하기 위하여 Pb/(Zr+Ti) 비가 1.2인 ZT(250 Å)/PZT(1000 Å)/ZT(750 Å) 시편을 상온과 350°C에서 증착한후 700°C에서 30초, 60초, 120초 급속 열처리를 하였다. Fig.




Fig. 4. Scanning electron micrographs of ZT(250 Å)/PZT(1000 Å)/ZT(750 Å) films. The RTA temperature was 550°C (a) 600°C (b) 650°C (c) 700°C (d) and 750°C (e).




Fig. 6. Illustration of SQ, ΔV and $\Delta V'$ used in this work.

8은 후열처리 시간에 따른 XRD 측정 결과로 기판 가열에 상관없이 급속 열처리를 700°C에서 120초 이상하면 Perovskite상이 안정화됨을 알 수 있다. Fig. 9는 700°C에서 120초 열처리한 시편의 표면 사진으로 기판 가열과 상관없이 모두 blister는 형성되지 않았으나 기판을 가열한 경우 더 치밀한 막이 형성되었다. Fig. 10은 후열처리

시간에 따른 누설 전류와 파괴 전장 변화로, 열처리 시간이 증가할수록 누설 전류는 증가하고 파괴 전장은 감소하는 양상을 보였으나 기판 가열을 한 경우가 누설 전류와 파괴 전장 특성이 우수하게 나타났으며 온도에 대한 변화도 완만하였다. 일반적으로 항복 전압과 누설 전류는 박막의 질과 계면 특성에 민감하다고 알려져 있는데 결정립이 조대한 경우 박막의 질과 계면 특성에 모두 나쁜 영향을 줄 수 있다. 증착시 기판을 가열하는 경우에는 기판 표면 원자들의 이동도가 향상되어 막 내부의 결함들이 적고 치밀한 막을 형성하여 전기적 특성이 우수하지만, 기판 가열을 하지 않은 경우에는 후열처리에 의해 결정립이 조대화 되면서 PZT 내의 Pb가 박막 내의 결함을 통해 Si 기판으로 확산되어 반응함으로써 전기적 성질의 저하가 초래되는 것으로 판단된다. 증착 중 기판을 가열한 시편과 가열하지 않은 시편에 대해 700°C에서 급속 열처리를 한 경우 열처리 시간에 따른 ΔV , ϵ_{ox} , $SQ(\Delta V/\Delta V')$ 값과 Perovskite 비율값의 변화를 Fig. 11에 나타내었다. 증착시 기판 가열을




Fig. 7. Variations of ϵ_{ox} , ΔV , SQ and perovskite phase ratio with RTA temperature.




Fig. 8. X-ray diffraction patterns of ZT(250 Å)/PZT(1000 Å)/ZT(750 Å) films with RTA time. The substrate was not heated in case of specimen (a) and heated at 350°C in case of (b).

한 경우에는 Perovskite 상을 형성하기 위한 구동력을 증착 중에 얻기 때문에 30초간의 열처리에 의해서 이미 80~90% 이상의 Perovskite 상을 나타내고 있으며 이후 시간에 따른 Perovskite 분몰값이 큰 폭으로 변하지 않았다. 기판 가열을 하지 않은 경우는 열처리 시간에 따라 큰폭으로 분몰값이 증가하였으며, 이에 따라 다른 특성들도 온도에 따라서 매우 급격하게 변함을 알 수 있다.

Fig. 12는 350°C로 기판을 가열하며 증착한 시편의 증착 직후와 700°C에서 120초간 열처리한 시편의 RBS 측정 결과로, ZT/PZT/ZT 막을 열처리하면 PZT 막내의 Pb가 ZT 막으로 확산되며 Zr, Ti은 ZT 막에서 PZT 막으로 확산하는 것으로 나타났다. 특히, Pb가 표면으로 이동하여 축적됨을 알 수 있다. 이러한 결과는 열처리를




Fig. 10. Substrate heating effect on the variation of breakdown field and leakage current of ZT(250 Å)/PZT(1000 Å)/ZT(750 Å) film with RTA time.

하면 PZT 막 내부의 휘발성인 Pb가 증발하면서 표면으로 이동하고, 이러한 PZT 막 내부의 빈공간으로 Pb에 비하여 상대적으로 원자 반경이 작은 ZT 막의 Zr, Ti이 이동하는 것으로 판단된다. Fig. 13는 350°C로 기판가열을 하며 증착한 후 700°C에서 120초 열처리한 시편의 단면 사진으로, ZT 막은 주상으로 성장하는 반면에 PZT 막은 조대하게 성장하기 때문에 계면 구분이 명확하였고, 기존 연구 결과에서 보고된 Si 기판과 PZT의 반응 양상은 관찰되지 않았다.




Fig. 9. Scanning electron micrographs of ZT(250 Å)/PZT(1000 Å)/ZT(750 Å) films annealed at 700°C for 120 sec. The films without (a) and with heating at 350°C during deposition (b). These films were post-annealed at 700°C for 60 sec.




Fig. 11. Post-annealing time effects on various properties of ZT(250 Å)/PZT(1000 Å)/ZT(750 Å) film. Annealing temperature was 700°C. (--- Heating 350°C, — Without heating)




Fig. 12. RBS analysis of ZT(250 Å)/PZT(1000 Å)/ZT(750 Å) film deposited at 350°C.




Fig. 13. Cross-sectional scanning electron micrograph of ZT(250 Å)/PZT(1000 Å)/ZT(750 Å) film deposited at 350°C and post-annealed at 700°C for 120 sec. Multi-layered structure is identified at the left hand side the figure.

4. 결 론

강유전체 PZT를 게이트 절연막으로 이용한 FEMFET 소자를 제작하기 위하여 Si 기판 위에 ZT/PZT/ZT 막을 형성한후 Pb 함량, 막두께, 기판 가열 그리고 후열처리 온도와 시간에 따른 특성 변화를 관찰하였다. PZT 막의 Pb 함량이 증가함에 따라서 Perovskite 상형성온도가 낮아졌으나 Si과의 반응으로 인한 blister가 증가하였고, 이러한 blister은 완충막으로 사용한 하부 ZT 막의 두께를 증가시킴으로써 방지할 수 있었다. 급속 열처리 온도가 증가함에 따라 결정립의 조대화 현상으로 누설 전류와 파괴 전장 특성은 저하되었지만, Perovskite상이 안정화되면서 기억 소자 특성은 향상되었다. 증착시 기판 가열을 하면 치밀한 막이 형성되고, 기억 소자 특성이 향상되며 후열처리 시간에 대한 특성 변화도 완만하였다. ZT/PZT/ZT 다층막 구조의 시편을 급속 열처리하면 ZT 막은 주상정으로 성장하는 반면에 PZT 막은 조대하게 성장하며, Pb는 PZT 막에서 ZT 막으로 확산되고 Zr과 Ti은 ZT 막에서 PZT 막으로 이동하였다. 350°C로 기판 가열을 하면서 ZT(250 Å)/PZT(1000 Å)/ZT(750 Å) 막을 형성한후 700°C에서 120초간 급속 열처리를 한 결과 누설 전류와 파괴 전장은 2×10^{-8} A/cm², 0.97 MV/cm 이고 $\Delta V = 5.3$ V, $\epsilon_{ox} = 31.5$, $SQ(\Delta V/\Delta V) = 0.95$ 로 우수한 기억 소자 특성을 나타내었다.

감사의 글

본 연구는 현대전자의 연구비 지원으로 이루어졌으며 RETCAM을 통한 과학 재단의 재재료 지원에 대해 감사드립니다.

REFERENCES

1. S.K. Dey and R. Zuleeg, "Processing and Parameters of Sol-Gel PZT Thin Films for GaAs Memory Applications," *Ferroelectrics*, **112**, 309-319 (1990).
2. S.B. Krupamdh, N. Maffei, D. Roy and C. Peng, "Growth of Ferroelectric Oxide Thin Films by Excimer Laser Ablation," *J. Vac. Sci Technol. A*, **10**(4), 1815-1820 (1992).
3. B.A. Tuttle, J.A. Voigt, T.J. Garino, D.C. Goodnow, R. W. Schwartz, D.L. Lamppa, T.J. Headley and M.O. Eatoough, "Chemically Prepared Pb(Zr, Ti)O₃ Thin Films: The Effects of Orientation and Stress," *Proceedings of 8th IEEE International Symposium on the Applications of Ferroelectrics*, 344-348 (1992).
4. E.S. Ramakrishnan and Wei-Yean Howng, "Ferroelectric Lead Zirconate Titanate Thin Films by Radio Frequency Magnetron Sputtering," *J. Vac. Sci. Technol. A*, **10**(1), 69-74 (1992).
5. S. Sinharoy, H. Buhay, D.R. Lampe and M.H. Francombe, "Integration of Ferroelectric Thin Films into Nonvolatile Memories," *J. Vac. Sci. Technol. A*, **10**(4), 1554-1561 (1992).
6. I.K. Naik, L.E. Sanchez, S.Y. Wu and B.P. Maderic, "Improved Switching Endurance of Lead Zirconate Titanate Capacitors for Nonvolatile Memory Applications," *Integrated Ferroelectrics*, **2**, 133-145 (1992).
7. S. Sinharoy, H. Buhay, D.R. Lampe and M.H. Francomb, "BaMgF₄ Thin Film Developed and Processing for Ferroelectric FETs," *Proceeding of 4th International Symposium on Integrated Ferroelectrics*, 290-297 (1990).
8. T.S. Kalkur, "Characteristics of Barium Magnesium Fluoride (BMF) Based MIS Capacitors and MFS-FETS," *Proceeding of 4th International Symposium on Integrated Ferroelectrics*, 336-345 (1990).
9. T.S. Kalkur, Brad Jacobs and Steven R. Smith, "Characteristics of Lead Titanate Based MIS Capacitors and MOSFETs with ZrO₂ as the Buffer Layer," *Proceeding of 4th International Symposium on Integrated Ferroelectrics*, 512-521 (1992).
10. Jie Chen, M.P. Harmer and D.M. Smyth "Polarization Fatigue in Perovskite Ferroelectric Ceramics and Thin Films," *Proceeding of 4th International Symposium on Integrated Ferroelectrics*, 111-115 (1990).
11. D.R. Lampe, D.A. Adams, S. Sinharoy, H. Buhay, "NDRO FERRAM: Design and Integration," *Proceeding of 4th International Symposium on Integrated Ferroelectrics*, 99-108 (1992).
12. T.S. Kalkur, George Argos and Lee Kammerdiner, "Characterizations of Metal/PZT/P-Si MIS Capacitors," *MRS Symposium Proceedings*, **200**, 313-318 (1990).
13. N.J. Wu, A. Ignatiev, M. Hartig, A. Mesarwi and H.D. Shih, "Growth and Characterization of Pb(Zr, Ti)O₃ Thin Films on Si(100) and on Yttrium-Treated Si(100)," *Proceeding of 4th International Symposium on Integrated Ferroelectrics*, 392-399 (1990).
14. V. Chikarmane, J. Klim, C.Sudhama, J. Lee and A. Tassch, "Annealing of Lead Zirconate Titanate (65/35) Thin Films for Ultra Large Scale Integration Storage Dielectric Applications: Phase Transformation and Electrical Characteristics," *J. Electronics Materials*, **21**, 503-512 (1992).
15. 주재현, 길덕신, 주승기, "PZT 박막의 급속열처리시 Pb 함량이 상변태에 미치는 영향," *요업학회지*, **30**(10), 803-810 (1993).