

論文94-31A-10-9

900 MHz 대역 4.7 V 동작 전력소자 제작 및 특성

(Fabrication of 4.7 V Operation GaAs Power MESFETs and Its Characteristics at 900 MHz)

李鐘覽*, 金海千*, 文載京*, 權五承*, 李海權*, 黃仁德*, 朴亨茂*

(Jong-Lam Lee, Hae Cheon Kim, Jae Kyoung Mun, Oh Seung Kwon, Hae-Gwon Lee, In Duk Hwang, Hyung-Moo Park)

要約

1.0 μm 의 게이트 길이와 7.5 mm 의 게이트 넓이를 갖는 갈륨비소 전력소자를 제작하였다. 채널층은 이층구조로 MBE로 성장된 3인치 GaAs기판위에 4.7V로 동작이 가능한 GaAs MESFET 전력소자를 개발하였다. 제작한 소자는 1.7 A의 포화전류, 600 mS 의 트랜스컨덕턴스 및 25 V의 항복전압값을 보여주었다. rf 특성은 900 MHz 대역에서 4.7 V 동작시 출력이 31.4 dBm, 효율이 63%로, 4.8V 전원 휴대전화기에 적용이 가능한 소자로 평가되었다.

Abstract

We have developed GaAs power metal semiconductor field effect transistors (MESFETs) for 4.7V operation under 900 MHz using a low-high doped structures grown by molecular beam epitaxy (MBE). The fabricated MESFETs with a gate width of 7.5 mm and a gate length of 1.0 μm show a saturated drain current (I_{dss}) of 1.7A and an uniform transconductance (G_m) of around 600mS, for gate bias ranged from -2.4 V to 0.5 V. The gate-drain breakdown voltage is measured to be higher than 25 V. The measured rf characteristics of the MESFETs at a frequency of 900 MHz are the output power of 31.4 dBm and the power added efficiency of 63% at a drain bias of 4.7 V.

1. 서론

최근 휴대전화기의 소형화, 경량화, 저전력 소모화

에 따라 배터리의 전원전압이 낮아지는 추세이다. 일반적으로 전원전압이 낮아지면, 전력소자의 출력 및 전력부과효율 (PAE)가 동시에 낮아지게 된다. 따라서 낮은 전원전압에서 휴대전화기의 요구성능을 만족하는 30 dBm이상의 출력 (전력모듈에서 안테나까지의 2dB loss 감안) 및 60%이상의 PAE를 갖는 전력소자의 개발이 필요하다. 이를 위해 현재 낮은 전원전압에서 높은 출력 및 PAE를 갖는 전력소자에 대한 연구가 활발히 진행되고 있다. [1-7]

*正會員, 韓國電子通信研究所 半導體研究團 化合物半導體研究部

(Compound Semiconductor Dept. Semiconductor Division, ETRI, Korea)

接受日字 : 1994年 1月 6日

낮은 전원전압에서 동작하는 고풍력 고효율 전력소자를 개발하기 위해서는 전력이득이 큰 소자를 개발하는 것이 필요하다. 전력이득은 식 (1)과 같이 입력 rf (Pi)dp 에 대한 출력 rf (Po)의 비로 표현된다.

$$Gp = Po(rf) / Pi(rf) \quad (1)$$

전력부과효율 (PAE)는 식 (2)와 같이 주어진 DC bias조건에서 입력 rf신호가 출력 rf신호로 변환된 비로 표현된다.

$$\begin{aligned} \eta &= [Po(rf) - Pi(rf)] / Pi(DC) \\ &= Po(rf)[1 - (1/Gp)] / Pi(DC) \\ &= \eta_D [1 - (1/Gp)] \end{aligned} \quad (2)$$

여기에서 η_D 는 드레인 효율이며, 식 (3)과 같이 표현된다.

$$\eta_D = 78.5(1 - \alpha) / (1 + \alpha) \quad (3)$$

여기에서 $\alpha = V_k / (BV_{gd} - 2V_p - \phi_b)$ 으로 표현되며, BV_{gd} 는 게이트-드레인 항복전압, V_p 는 pinchoff 전압, ϕ_b 는 게이트 장벽전압이며, V_k 는 무릎전압이다.

위 식들을 근거하여 낮은 전원전압에서 동작하는 고풍력 고효율 전력소자를 설계하기 위해서는 다음과 같은 점을 고려하여야 한다.

첫째, 최대 포화전류 상태에서의 V_k 가 낮아야 한다.

둘째, 항복전압 (breakdown voltage, BV_{gd})가 커야한다. (4.7V 동작시 $V_k = 1.5V$, $V_p = 3.0V$ 의 전력소자인 경우, 요구되는 항복전압은 최소 13.9V 이상 되어야 함)

셋째, Class B 동작인 경우, 이득 (gain)을 증가시키기 위해서는, 동작점인 pinchoff 전압 (V_p) 근처에서 트랜스컨덕턴스 (gm)가 커야 하며, Output Conductance가 작아야 한다.

넷째, 2차 및 3차 고조파 (2nd- and 3rd harmonics)를 줄이기 위해서는, 동작점보다 큰 게이트-소오스 전압에서 게이트 전압에 따른 gm값의 변화가 작아야 한다.

V_k 가 작게되면, 입력 rf신호에 대해 그림 1과 같이 출력 rf 신호의 드레인 전압 swing을 크게할 수 있으므로, 큰출력을 얻을 수 있으며 동시에 효율도 증가하게 된다. Class B 동작인 경우, V_p 근처에서의 트랜스컨덕턴스가 크고 동시에 Output

Conductance가 작으면 power gain이 증가하므로 고풍력과 고효율화를 달성할 수 있다. 동작점보다 큰 게이트-소오스 전압에서 gm값의 변화가 작은 경우, 소자의 2차 및 3차 하모닉스 성분이 작아지므로, 증폭기 설계가 용이함과 더불어 선형적인 출력특성을 얻을 수 있다.

본 연구에서는 위의 점들을 고려하여 적절한 채널층 농도와 구조를 설계하였으며, 자체 개발한 공정을 통하여 900MHz에서 4.7V의 동작시 31.4 dBm의 출력, 11.4 dB의 전력이득과 전력부과효율이 63%인 전력소자를 개발하였다.




그림 1. I-V 특성에 따른 드레인 출력신호의 변화
Fig. 1. Schematic drawing of drain signal of output power with I-V characteristics.

II. 제작 공정

그림 2는 본 연구에서 제작한 전력소자의 구조를 나타낸다. 채널층은 3인치 절연 갈륨비소 기판 위에 MBE로 형성하였다. 채널층은 이층 구조인데, 아래 층은 수백Å의 두께에 $\sim 10^{17} \text{Si/cm}^3$ 의 도핑농도를 위 층은 수천Å의 두께에 $\sim 10^{16} \text{Si/cm}^3$ 의 도핑농도를 갖는다. 채널층의 보호를 위하여 채널층 위에 도핑되지 않은 갈륨비소층을 형성하였다.^[8] 소자 동작시, 기판을 통한 전류의 흐름을 차단하기 위해 기판과 채널층 사이에 초격자층을 삽입하였다. 게이트층 형성시 리세스 에칭을 채널층 안까지 행하였으며 pinch-off voltage (V_p) 및 포화 드레인 전류를 조절하기 위하여 에칭 도중 포화전류값을 계속 측정하였다.

그림 3은 본 연구에서 수행한 공정단면도이다. 소자와 소자사이를 습식식각으로 분리하였고, 형상반전 리소그래피로 오옴억 금속층의 패턴을 형성하였다.

AuGe/Ni/Au의 다층구조인 오옴의 전극층은 전자선 증착장치로 형성하였다. 열처리하는 급속 열처리장치로 390C, 20초간 수행되었으며, 접촉저항이 $\sim 2 \times 10^{-6} / \text{cm}^2$ 로 측정되었다. 게이트는 전자선 증착장치로 게이트 길이가 1.0 μm 인 Ti/Pt/Au Schottky barrier 로 형성하였다. 증착된 게이트 장벽크기는 0.8eV 이었고, Ideality factor는 1.2이내로 측정되었다. 전체 게이트 폭은 7.5 mm 로 150 μm 의 넓이를 갖는 게이트 50 개로 이루어져 있다. 소오스 패드와 패드 사이는 금도금에 의해 공기다리를 형성시켜 연결하였다. 소자 동작시 발생된 열의 방출을 용이하게 하기 위하여, 기판 뒷면을 100 μm 두께로 램핑하고 금을 증착시켰다. 그림 4는 공정 후의 전력소자의 사진이며, 칩의 크기는 0.45 x 1.6 mm 이다.





그림 2. 전력소자 구조


Fig.2. Schematic drawing of epitaxial structure of power MESFET.




(a) Device Isolation




(b) Ohmic Metal




(c) Gate Metal



(d) SiN Passivation & SiN Via



(e) Airbridge by Plated Gold



(f) Passivation & Thinning & Backside Gold

그림 3. 전력소자 제작 공정도

Fig. 3. Process flow of Fabrication of power MESFET.




그림 4. 전력소자 chip 사진 (0.45x1.6mm²)

Fig.4. Photograph of fabricated power MESFET chip.

III. 소자특성

1. DC특성

그림 5는 본 연구에서 개발한 7.5 mm 게이트 폭 갖는 전력소자의 전형적인 전류-전압 곡선이다. 포화 전류값은 220 mA/mm이며, 게이트 전압 0.5V에서 측정된 최대포화전류값은 260 mA/mm이었다. 그림 6은 게이트 전압에 따른 트랜스컨덕턴스의 변화이다.

트랜스컨덕턴스는 게이트 전압 -2.4 V 에서 0.5 V 에 이르기까지 일정한 값인 600mS로 측정되었으며, 이것은 제작된 전력소자가 B급 동작에 적합한 소자임을 보여준다. 이는 입력 대 출력 특성의 2차 및 3차 harmonics 를 줄여주며 그 결과 S parameters 의 bias 의존성이 선형적임을 암시한다. 게이트 항복전압은 25 ~ 28 V로 측정되었다.

2. 전력특성

제작된 전력 FET의 여러 특성 가운데 가장 핵심이




그림 5. 전력소자의 전류-전압특성

Fig. 5. Typical I-V characteristics of power MESFET with gate width of 7.5mm.

되는 특성은 전력 특성이다. 그러나 소자 자체가 가지는 특성만으로는 초고주파가 소자에 최대로 전달되지 못하기 때문에 소자의 입력단과 출력단 쪽의 impedance를 matching 시켜주는 matching 회로를 꾸며 주었을 때의 소자가 가지는 특성을 측정해야 한다. 이를 위해 입력단과 출력단에 각각 자동 tuner 를 설치하여 impedance matching을 시킨 후, 전력 특성을 측정하였다.

본 연구에서 사용된 전력측정시스템은 측정될 전력 소자가 장착된 DUT 전후에 impedance matching




그림 6. 게이트 전압에 따른 트랜스컨덕턴스 및 드레인 전류 특성

Fig. 6. Transconductance and drain current vs bias at $V_{ds} = 2.0V$.

Output Power and Efficiency Contours





그림 7. 입력단 임피던스 및 출력단 임피던스 매칭에 대한 전력소자의 드레인 효율과 출력의 contours

Fig. 7. Contours of drain efficiency and output power after both input and output impedance matching.

용 자동 tuner가 있고, 직류 전압을 공급하기위한 bias tee와 DC power supply, 반사되어 나오는 전력을 막아주는 isolator, 입력 전력 측정을 위한 directional coupler와 power sensor, 출력 전력 측정을 위한 attenuator와 power sensor, 입/출력 전력 측정을 위한 power meter, 입력 신호를 넣어 주기 위한 sweeper와 SSPA(Solid State Power Amplifier), 그리고 전체 system을 제어하는 computer로 구성되어 있다. 먼저 주어진 입력단의 최적점에서 load-pull 방법으로 출력단의 최적점을 결정하고, 다시 출력쪽 impedance를 고정한 후 입력단에 대해 source pull 측정을 수행한다. 이러한 과정을 2-3회 반복하면 최적의 impedance 위치와 입력단 / 출력단의 전력 및 효율 contour를 얻을 수 있다.

그림 7은 900MHz 주파수에서 위의 방법을 통해 얻은 입력단 / 출력단의 전력 및 효율 contour 이다. 동작점은 게이트 전압을 -2.3V로 하여 13% I_{max}에 해당하는 250mA로, 드레인 전압은 4.7V로 고정하였으며 입력은 20dBm으로 고정하였다. 입력 임피던스에 대해 최고의 효율은 $\Gamma = 0.871 / -179.5^\circ$ 에서 77%로, 최대출력은 $\Gamma = 0.857 / -175.6^\circ$ 에서 31.8dBm으로 측정되었다. 출력 임피던스에 대해 최고의 효율은 $\Gamma = 0.708 / -157.6^\circ$ 에서 77%로, 최대출력은 $\Gamma = 0.402 / -141.9^\circ$ 에서 31.8dBm으로 측

정되었다. 따라서, 소자의 전력특성은 출력이 31 dBm을 만족하고 동시에 드레인 효율이 65% 이상인 최적점인 입력 임피던스가 $\Gamma = 0.859 / -175.7^\circ$, 출력 임피던스가 $\Gamma = 0.802 / -141.9^\circ$ 로 고정된 후, 측정되었다.

그림 8은 900MHz에서 게이트 전압을 -2.3V로 하여 13% I_{max}에 해당하는 250mA로, 드레인 전압은 4.7V로 고정된 후, 입/출력 임피던스가 $\Gamma = 0.859 / -175.7^\circ$ 와 $\Gamma = 0.802 / -141.9^\circ$ 인 점에서의 입력에 대한 출력 및 PAE특성의 변화이다. 20dBm의 입력시, 출력은 31.4dBm, 전력이득이 11.4dB, 전력부과효율이 63%로 측정되었으며, associate gain은 17.5 dB로 측정되었다. 이때의 2차 및 3차 harmonics는 -45dBc 및 -35dBc로 측정되었다. 그림 9는 900MHz에서 게이트 전압을 -2.3V로 하여 13% I_{max}에 해당하는 250mA로, 드레인 전압은 5.8V로 고정된 후, 입/출력 임피던스를 그림 8과 같은점에서의 입력에 대한 출력 및 PAE특성의 변화이다. 20dBm의 입력시, 출력은 33.0dBm, 전력이득이 13dB, 전력부과효율이 63%로 측정되었으며, associate gain은 17.8 dB로 측정되었다. 그림 10은 900MHz에서 게이트 전압을 -2.3V로 하여 13% I_{max}에 해당하는 250mA로, 드레인 전압은 3.5V로 고정된 후, 입/출력 임피던스가 $\Gamma = 0.859 / -175.7^\circ$ 와 $\Gamma = 0.802 / -141.9^\circ$ 인 점에서의 입력에 대




그림 8. 4.7V 동작시 입력-출력 및 전력부과효율 특성

Fig. 8. Output power and power-added-efficiency with input power at 4.7V operation.




그림 9. 5.8V 동작시 입력-출력 및 전력부과효율 특성

Fig. 9. Output power and power-added-efficiency with input power at 5.8V operation.




그림 10. 3.5V 동작시 입력-출력 및 전력부과효율 특성

Fig. 10. Output power and power-added-efficiency with input power at 3.5V operation.




그림 11. 동작전압에 따른 출력 및 전력부과효율의 변화

Fig. 11. Variation of output power and Power-added-efficiency with operation voltage.

서의 입력에 대한 출력 및 PAE특성의 변화이다. 20dBm의 입력시, 출력은 29.4dBm, 전력이득이 9.

4dB, 전력부과효율이 63%로 측정되었으며, associate gain은 17.0 dB로 측정되었다. 그림 11에는 드레인 전류는 13% I_{max}에 해당하는 250mA로 고정한 후, 입/출력 임피던스가 $\Gamma = 0.859 / -175.7^\circ$ 와 $\Gamma = 0.802 / -141.9^\circ$ 인 점에서 동작전압인 드레인 전압만을 변화시키면서 측정된 출력 및 PAE의 특성변화이다. 제작된 전력소자가 휴대전화기에 장착되기 위해서는 전력모듈에서 안테나까지의 2dB loss 감안하여 30 dBm이상의 출력 및 60% 이상의 PAE가 요구된다. 본 연구에서 개발된 전력소자는 3.0V~5.8V의 동작전압에서 PAE가 60% 이상으로 평가되었으며, 출력이 30dBm이상인 동작전압은 3.9V로 평가되었다. 이로써 본 연구에서 사용한 채널층의 구조 및 도핑농도는 동작전압이 낮은 전력소자의 제작에 매우 효과적이므로 3.3V 전원을 사용할 디지털 이동통신용 전력 MESFET개발에 응용이 가능할 것으로 기대된다.

IV. 결론

1.0 μ m의 게이트 길이와 7.5 mm의 게이트 너비를 갖는 갈륨비소 전력소자를 개발하였다. 채널층은 이층구조로 MBE에 의하여 형성하였다. 제작한 소자는 1.7 A의 포화전류, 600 mS의 트랜스컨덕턴스 및 25 V 이상의 항복전압을 보여주었다. rf 특성은 5.8 V 동작시 900 MHz 대역에서 33.0 dBm의 출력과 63%의 효율, 4.7 V 동작 시에는 31.4 dBm의 출력과 63%의 효율, 3.5 V 동작 시에는 29.4 dBm의 출력과 63%의 효율을 보여주었다. 이로써 본 연구에서 사용한 채널층의 구조 및 도핑농도는 동작전압이 낮은 전력소자의 제작에 매우 효과적이며, 3.3V 전원을 사용할 디지털 이동통신용 전력 MESFET개발에 응용이 가능할 것으로 기대된다.

감사의 글

본 연구는 체신부 지원에 의해 수행되었으며, 관계자 여러분께 감사드립니다.

參考文獻

[1] I. J. Bahl, E. L. Griffin, A. E. Geissberger, C. Andricos, and T. F. Brukiewa, "Class-B power MMIC amplifiers with 70 percent power-added efficiency," *IEEE-MTTS*, vol. 37, pp.

- 1315-1320, 1989.
- [2] M. Easton, R. Basset, D. S. Day, C. Hua, C. S. Chang, and J. Wei, "A 3.5 watt high efficiency GaAs FET amplifier for digital telephone communications," in *IEEE MTT-S Int. Microwave Symp. Digest*, 1992, pp. 1183-1184.
- [3] Y. Ota, M. Yanagihara, T. Yokoyama, C. Azuma, M. Maeda, and O. Ishikawa, "Highly efficient, very compact GaAs power module for cellular telephone," *IEEE MTT-S Int. Microwave Symp. Digest*, 1992, pp. 1517-1520.
- [4] T. Takagi, Y. Ikeda, K. Seino, G. Toyoshima, A. Inoue, N. Kasai, and M. Takada, "A UHF band 1.3W monolithic amplifier with efficiency of 63%," in *IEEE MMWMC Symp. Digest*, 1992, pp. 35-38
- [5] D. Ngo, B. Beckwith, P. O'Neil, and N. Camilleri, "Low voltage GaAs power amplifiers for personal communications at 1.9GHz," in *IEEE MTT-S Int. Microwave Symp. Digest*, 1993, pp. 1461-1464.
- [6] N. Iwata, K. Inosako, and M. Kuzuhara, "3V operation L-band power double-doped heterojunction FETs," in *IEEE MTT-S Int. Microwave Symp. Digest*, 1993, pp.1465-1468.
- [7] S. Murai, T. Sawai, T. Yamaguchi, and Y. Harada, "A high power-added efficiency GaAs power MESFET and MMIC operating at a very low drain bias for use in personal handy phones," *IEICE Trans. Electron*, vol.E76-C, pp. 901-906, 1993.
- [8] J.-L. Lee, D. Kim, S. J. Maeng, H. H. Park, J. Y. Kang, and Y. T. Lee, "Improvement of breakdown characteristics of GaAs power FET using $(\text{NH}_4)_2\text{S}_x$ treatment," *J. of Appl. Phys.*, vol. 73, pp.3539~3524, 1993.

 著 者 紹 介

李 鐘 覽(正會員)

1980年 2月 한양대학교 금속공학과 학사. 1982年 한국과학기술원 재료공학과 석사학위 취득. 1985年 한국과학기술원 재료공학과 공학박사학위 취득. 1985年 6月 ~ 1986年 10月 Northwestern 대학 및 Michigan 공과대학 Post Doctor. 1989年 9月 ~ 1990年 9月 Tsukuba 대학 초빙연구원. 1986年 11月 ~ 현재 한국전자통신연구소 반도체연구단 선임연구원, 전력소자개발 과제책임자. 주관심 분야는 갈륨비소 전력소자 등 화합물반도체 소자 및 공정 관련분야 등임.

金 海 千(正會員)

1958年 8月 5日生. 1982年 서울대학교 금속공학과 졸업. 1984年 한국과학기술원 재료공학과 석사학위 취득. 1992年 Illinois Institute of Technology 재료공학과 공학박사학위 취득. 1984年 ~ 1988年 금성사 중앙연구소 선임연구원. 1993年 ~ 현재 한국전자통신연구소 반도체연구단 선임연구원. 주관심 분야는 GaAs MESFET 전력소자 및 관련공정 등임.

 著 者 紹 介

文 載 京(正會員)

1966年 7月 5日生. 1990年 아주대학교 재료공학과 졸업. 1992年 한국과학기술원 재료공학과 공학석사 학위 취득. 1992年 ~ 현재 한국전자통신연구소 반도체연구단 연구원. 주관심 분야는 GaAs MESFET 전력소자 설계, CAD, 및 후공정 등임.

權 五 承(正會員)

1969年 3月 30日生. 1991年 한국과학기술원 재료공학과 졸업. 1993年 한국과학기술원 재료공학과 공학 석사학위 취득. 1993年 ~ 1994年 4月 한국전자통신 연구소 반도체연구단 연구원. 현재 한국과학기술원 연구원. 주관심 분야는 GaAs MESFET 전력소자 측정 등임.

•



黃 仁 德(正會員)

1954年 11月 17日生. 1977年 서울대학교 물리교육과 졸업. 1982年 서울대학교 물리학과 이학석사 학위 취득. 1987年 서울대학교 물리학과 이학박사학위 취득. 1990年 8月 ~ 1991年 8月 IBM T.J.

Watson 연구소 방문연구원. 1987年 4月 ~ 현재 한국전자통신연구소 책임연구원. 주관심 분야는 GaAs MESFET 소자 및 MMIC 설계 등임.

李 海 權(正會員) 第 31卷 第 7號 參照

현재 한국전자통신연구소 반도체연구단 선임연구원.

朴 亨 茂(正會員) 第 17卷 第 1號 參照

현재 한국전자통신연구소 반도체연구단 책임연구원.