

論文94-31A-12-8

황처리가 금속 / InP Schottky 접촉과 Si_3N_4 / InP 계면들에 미치는 영향

(Effects of sulfur treatments on metal / InP Schottky contact and Si_3N_4 / InP interfaces)

許 準*, 林 漢 祚**, 金 忠 煥***, 韓 日 基****, 李 精 一*****, 姜 光 男****

(J. H. Her, H. Lim, C. H. Kim, I. K. Han, J. I. Lee and K. N. Kang)

要 約

InP 기판을 $(\text{NH}_4)_2\text{S}_x$ 용액으로 처리하는 경우 이 처리가 Schottky 접촉의 전위장벽 및 금속-절연체-반도체 (MIS)에서 절연체/반도체 간의 계면상태밀도에 미치는 영향을 조사하였다. Schottky 접촉은 $(\text{NH}_4)_2\text{S}_x$ 용액으로 표면처리하기 전후의 n형 InP 시료들에 Al, Au, Pt 등의 금속을 증착시켜 제작하였으며 그들의 전위장벽들은 전류-전압 (I-V) 특성과 정전용량 전압 (C-V) 특성들로 부터 결정하였다. 황처리하지 않은 시료들의 경우 그 전위장벽들은 잘 알려진바와 같이 표면캐르미준위의 고작으로 인하여 접촉금속에 관계없이 약 0.35~0.45 eV의 값을 보였다. 그러나 황처리한 시료들의 전위장벽은 금속의 일함수에 매우 의존적이 되었으며 접촉금속으로 Au와 Pt를 사용한 경우 0.7 eV 이상의 전위장벽을 얻었다. 또한 전위장벽의 값은 대단히 재현성이 있었다.

황처리 후 Plasma Enhanced Chemical Vapor Deposition (PECVD) 방법으로 Si_3N_4 를 도포 시켜 제작한 Si_3N_4 / InP MIS 다이오드 경우는 1 MHz의 정전용량 전압 특성곡선으로부터 계면상태밀도를 조사하였다. 이를 특성곡선에 Terman 방법을 적용하여 결정한 계면상태밀도는 황처리한 InP로 제작한 시료의 경우 $5 \times 10^{10} \text{ cm}^{-2}\text{eV}^{-1}$ 로 황처리 전에 비하여 약 1/100로 감소함을 확인하였다. 위의 결과들로 볼 때 황처리는 계면상태밀도를 감소시킬 뿐만 아니라 새현성도 뛰어나 InP 표면정화에 대단히 효과적인 방법이라 생각된다.

Abstract

The effects of sulfur treatments on the barrier heights of Schottky contacts and the interface-state density of metal-insulator-semiconductor (MIS) capacitors on InP have been investigated. Schottky contacts were formed by the evaporation of Al, Au, and Pt on n-InP substrate before and after $(\text{NH}_4)_2\text{S}_x$ treatments, respectively. The barrier height of InP Schottky contacts was measured by their current-voltage (I-V) and capacitance-voltage (C-V) characteristics. We observed that the barrier heights of Schottky contacts on bare InP were 0.35~0.45 eV nearly independent of the metal work function, which is known to be due to the surface Fermi level pinning. In the case of sulfur-treated Au / InP or Pt / InP Schottky diodes, however, the barrier heights were not only increased above 0.7 eV but also highly dependent on the metal work function.

We have also investigated effects of $(\text{NH}_4)_2\text{S}_x$ treatments on the distribution of interface states in Si_3N_4 / InP MIS diodes where Si_3N_4 was provided by plasma enhanced chemical vapor deposition (PECVD). The typical value of interface-state density extracted from 1 MHz C-V curve of sulfur-treated Si_3N_4 / InP MIS diodes was found to be the order of $5 \times 10^{10} \text{ cm}^{-2}\text{eV}^{-1}$. This value is much lower than that of MIS diodes made on bare InP surface.

It is certain, therefore, that the $(\text{NH}_4)_2\text{S}_x$ treatment is a very powerful tool to enhance the barrier heights of Au / n-InP and Pt / n-InP Schottky contacts and to reduce the density of interface states in Si_3N_4 / InP MIS diode.

*學生會員, **正會員, 亞洲大學校 電子工學科

(Dept. of Elec. Eng., Ajou Univ.)

***正會員, 電子通信研究所 和合物 開發室

(Dept. of Compound Semiconductor ETRI)

****正會員, 韓國科學技術院 情報電子 研究部

光電子 研究室

(KIST, Division of Elec. & Inform., Optoelectron. Lab.)

接受日字 : 1994年 2月 1日

I. 서 론

최근에 이르러 대량의 정보를 처리하고 전달할 필요가 증대됨에 따라 소자의 동작 속도를 증가시킬 필요가 생겼을 뿐만 아니라 통신에 있어서의 광의 이용 역시 증가하고 있다. 이에 따라 갈륨비소 (GaAs), 인듐인 (InP) 등의 III-V 족 반도체 혹은 그 화합물을 사용한 고속전자소자와 광소자의 용용이 더욱 활발해지고 있다. 특히 InP는 직접천이형 반도체로서 GaAs에 비하여 전자의 포화속도(saturated velocity)가 크므로 높은 전류밀도를 가지는 희로에 적합할 것으로 기대되며 또한 Metal-Insulator-Semiconductor (MIS) 구조 소자의 가능성이 GaAs의 경우보다 높다고 알려져 있다.¹⁾

그러나 고전력, 저잡음 특성을 갖는 소자로서의 잠재적 용용성과 그 발달에도 불구하고 InP의 표면페로미준위 (surface Fermi level)가 전도대 하단으로부터 약 0.4 eV 아래에 강하게 고착됨으로 인하여 금속 / n-InP Schottky 접촉의 전위장벽이 낮으며, InP MIS 구조에서도 상당히 높은 계면상태밀도가 존재하는 등 소자로의 실용화에 많은 제한을 받고 있다.²⁾ 근래에 들어 황을 사용하여 표면을 안정화하는 경우 이러한 문제점들이 개선될 수 있음이 밝혀짐에 따라 황처리에 의한 InP의 표면안정화 방법에 대한 관심이 고조되고 있다.³⁾ 이때 황으로 표면처리 하는 방법으로는 Na₂S-H₂O 용액⁴⁾, H₂S 가스⁵⁾, (NH₄)₂S_x 용액⁶⁾ 등을 사용하는 여러 가지 방법이 있다. Na₂S-H₂O의 경우 표면처리 후 잔류물로 남는 Na가 MIS 구조에서 유동전하 (mobile charge)로 작동하여 소자에 악영향을 미칠 수 있음으로⁷⁾ 최근에는 H₂S 가스를 사용하는 방법과 (NH₄)₂S_x 용액을 사용하는 방법에 관심이 집중되고 있다. 특히 (NH₄)₂S_x를 사용하는 경우 표면 산화물 (native oxide)을 식작 (etching) 하는 것으로 알려짐에⁸⁾ 따라 이에 의한 표면안정화 기구 (surface passivation mechanism)와 그 효과 규명 및 공정화립에 많은 관심이 집중되고 있다.⁹⁾ 국내에서도 이러한 유용성이 알려짐에 따라 GaAs MESFET에서의 게이트 항복전압의 개선¹⁰⁾, GaAs의 photoluminescence의 증가¹¹⁾ 등 그 효과에 대한 연구가 활발히 진행되고 있다. 그러나 InP의 황처리에 관한 체계적인 연구는 아직 보고된 바 없다.

본 논문에서는 n-InP Schottky 접촉의 전위장벽과 Si₃N_x / InP MIS 다이오드 계면상태밀도에 (NH₄)₂S_x 황처리가 미치는 영향을 조사하였다. Schottky 접촉의 전위장벽에 황처리가 미치는 영향

에 대한 조사로는 황처리 전후의 InP 시료에 각기 일함수가 다른 Al, Au, Pt 등의 금속을 사용하여 Schottky 접촉을 형성한 후 전류-전압 (I-V) 및 정전용량-전압 (C-V) 등의 전기적 특성으로부터 일함수에 따른 전위장벽의 변화를 비교하였다. MIS 다이오드의 경우는 황처리 전 후의 시료로 제작된 Si₃N_x / InP MIS 다이오드의 1 MHz C-V특성에 Terman 해석법을 적용하여 계면상태밀도의 차이를 관찰함으로써 황처리가 계면상태에 미치는 영향을 조사하였다. InP 표면을 황처리 하는 경우 Schottky 접촉의 일함수 의존성이 증가되며 MIS 계면에서는 계면상태밀도가 감소하는 현상으로 볼 때 (NH₄)₂S_x 황처리는 계면상태를 안정화시키는데 대단히 유효한 방법임을 알 수 있었다.

II. 실 험

본 실험에서 사용된 (NH₄)₂S_x 황용액과 황 분말은 일본 Jensei Chemical Co. Ltd.의 chemical pure degree 제품으로 황용액은 경우에 따라 노란색과 무색이었다. InP 웨이퍼는 Nippon Mining Co.로부터 구입한 실온에서의 전자농도가 $n = 5 \times 10^{15}$ 인 불순물이 주입되지 않은 (100)면을 갖는 웨이퍼이었다.

황처리된 Schottky 다이오드 및 MIS capacitor의 제작은 유기세척-표면산화막 제거-capping layer 증착-음성접촉-capping layer 제거-표면산화막 제거-황처리-Schottky 다이오드 및 MIS capacitor 형성의 순서로 하였다. 황용액은 (NH₄)₂S_x 노란색 황용액 25ml에 황 분말 5g을 넣고 O₂ (99.999%)를 사용하여 30분간 bubbling 하였다. 유기세척은 표준화된 유기세척 방법인 TCE-Acetone-Methanol 용액을 사용하였으며 표면산화막은 황산계 식각용액 (H₂SO₄:H₂O₂:H₂O = 3:1:1)에서 1분간 담구어 제거하였다. 음성접촉을 위하여 열증착기에서 Au-Ge(700 Å)/Ni(1000 Å)/Au(2000 Å)을 시료 후면에 증착하였으며 음성접촉을 위한 열처리시 인의 표면 증발을 막기 위하여 PECVD 방법을 사용하여 시료 표면에 Si₃N_x capping layer를 증착한 후 N₂ 분위기, 400°C에서 3분간 열처리하였다. 음성접촉 후 capping layer 제거를 위하여 buffered HF에서 3분간 Si₃N_x 막을 제거한 후 증류수로 세척한 뒤 N₂로 습기를 제거하였다. 그후 다시 1분간 황산계 식각용액에서 표면산화막을 제거한 후 황처리를 위하여 5°C poly-sulfur 용액에 넣어 저으면서 30분간 두었다. 용액에서 꺼낸 시편은 무색 (NH₄)₂S_x에서 잠시 씻어

낸 후 표면에 잔류하는 황분말을 승화시키기 위하여 진공상태에서 200°C로 20분간 가열하였다. Schottky 접촉시 접촉금속의 일함수에 따른 전위장벽의 변화를 확인하기 위하여 일함수 m 이 각기 다른 Pt ($\phi_m = 5.65$ eV), Au ($\phi_m = 5.1$ eV), Al ($\phi_m = 4.28$ eV)^[12]등을 접촉금속으로 하여 직경 0.5mm의 원형 dot를 Al과 Au의 경우는 열증착기(thermal evaporator)에서 2000Å의 두께로, Pt의 경우는 전자선증착기(E-beam evaporator)를 사용하여 1500Å 두께로 증착 시켰다. Pt의 경우 전자선증착법을 사용한 이유는 열증착법으로는 Pt를 증착 시킬 수 없었기 때문이었다. Si₃N₄ / InP MIS 구조 제작을 위해서는 황처리 한 시료상에 온도 300 °C, RF 전력 30 W, NH₃ / SiH₄ 압력비 3:1 조건에서 SiNx를 PECVD 방법으로 4분간 증착하였다. 이러한 조건으로 제작된 PECVD SiN_x는 Si₃N₄ 조성을 가지고 있으며 절연체와 InP 사이의 계면특성이 양호함을 이미 보고한 바 있다.^[13] 이들 시편에 C-V 특성측정을 위하여 두께 2000Å의 금을 0.5 mm 지름의 원형으로 Si₃N₄ 상에 증착 후 300°C의 N₂ 분위기에서 3분간 열처리하였다. 또한 측정을 위한 음성접촉은 각 시편의 뒷면을 인듐으로 합금 하였다.

Schottky 다이오드의 I-V 특성측정은 HP 4140B 측정기를 사용하여 암상태에서 (+)전압에서 (-)전압으로 전압을 감소시키며 0.1 V/초의 측정속도로 시료에 따라 적정한 순방향전압(경우에 따라 0.3~0.9 V 범위)에서 -1 V까지 측정하였으며 C-V 특성측정은 HP 4280A 측정기를 사용하여 1 MHz의 주파수로 암상태에서 0.3V에서 -1 V까지 진동전압 30 mV, 0.1V/초의 측정속도로 조사하였다. SiN_x / InP MIS 구조의 C-V 특성측정은 암상태에서 진동전압 30mV와 0.05 V/초의 측정속도로 +10V에서 -10 V까지 측정하였다.

III. 결과 및 토의

그림 1은 황처리 전 후의 시료에 대한 대표적인 I-V 특성곡선이다. 이 그림에서 보는 바와 같이 황처리하지 않은 시료들의 I-V 특성곡선은 각 접촉금속의 일함수에 무관하게 비슷한 전류 값을 나타내고 있으며 역방향 누설전류 역시 대단히 크다. 또한 순방향 인가전압을 0.3 V이상 가할 수 없을 정도로 전도성이 크며 순방향전압 인가시 열이온방출을 증명할 뚜렷한 선형적 영역이 존재하지 않음으로 인하여 이상계수와 전위장벽을 구할 수 없음을 알 수 있다. 위와 같은 결과는 각 시료가 Bardeen 모델을 만족하며 금

속과 반도체 계면에서의 표면페르미준위는 접촉금속의 일함수값에 상관없이 거의 일정한 위치에 고착됨을 나타낸다 (surface Fermi level pinning). 또한 상온에서 0.5eV 이하의 전위장벽은 I-V특성으로부터 정확히 측정하기 어렵다는 사실로^[14] 미루어 볼 때 전위장벽이 0.5 eV보다 낮음도 알 수 있다.




그림 1. 황처리 전 · 후의 n-InP로 제작한 각종 Schottky 다이오드들의 인가전압에 따른 순방향 및 역방향 전류밀도의 크기

Fig. 1. The dependence of the forward and reverse currents on the applied voltages for several n-InP Schottky diodes made before and after sulfur treatments, respectively.

이에 비하여 황처리를 한 시료는 접촉금속의 일함수에 따라 전류밀도의 크기가 큰 변화를 나타내고 있다. Al / InP 다이오드는 이 그림에는 나타낼 수 없도록 매우 큰 전류밀도를 보였는바 이는 황처리에 의하여 전위장벽의 높이가 감소되었음을 의미하며 이 결과는 Oigawa 등의 결과와도^[15] 일치한다. Au / InP와 Pt / InP의 경우는 그림에서 보는 바와 같이 순방향 인가전압시 열이온방출 영역을 나타내고 있다. 열이온방출을 적용하여 전위장벽을 구하면

$$\phi_b = \frac{kT}{nq} \ln \left(\frac{A^* T^2}{J_s} \right) \quad (1)$$

로 나타나며^[12] 여기서 ϕ_b 은 전위장벽의 크기, k는 볼츠만 상수, n은 이상계수, q는 단위전하, T는 절대온도, A^* 는 유효 리차드슨 상수 (effective Richardson constant) 그리고 J_s 는 외삽하여 구한 포화전류밀도이다. n-형 InP에서의 유효 리차드슨 상수 값으로 흔히 사용하는 $A^* = 9.4 \text{ A/cm}^2\text{-K}^2$ 를 대입하여 계산한 전위장벽 b의 크기는 Au와 Pt의 경우 각각 0.76eV 와 0.83eV로 계산되었으며 이상 계수 n은 1.3~1.4 사이의 값을 가졌다.




그림 2. 황처리된 n-InP로 제작한 Au/InP Schottky 다이오드에서 전류-전압 특성 곡선의 대표적인 온도 의존성

Fig. 2. The dependence of the forward and reverse currents on the applied voltages for several n-InP Schottky diodes made before and after sulfur treatments, respectively.

그림 2는 황처리한 Au / InP 시료에 대한 순방향 I-V 특성곡선의 온도 의존성을 조사한 결과이다. 이 그림에서 보는 바와 같이 온도가 낮아질수록 열전자 방출율이 감소하여 전류밀도값이 감소하고 있다. 또한 온도가 200 K 이하인 경우 두개의 다른 기울기를

가진 영역이 존재한다. 즉, 순방향전압이 0.25V 이상인 경우 선형적인 Log(I)-V 특성을 보이는 구역이 존재하며 순방향전압이 이보다 낮은 경우는 앞서의 선형특성보다 전류량이 과다하다. 이때 과다전류를 열전자방출 영역의 외삽값과 실제 전류값과의 차이로 정의하면 이 그림에서 보는 바와 같이 온도가 낮을수록 과다전류가 뚜렷하다. Lester^[16] 등에 의하면 이러한 현상은 계면상태에 의한 재결합-생성 전류 (recombination-generation current)에 의한 영향이 온도가 낮아짐에 따라 증가되는 현상으로 설명 가능하다. 즉 온도가 낮아지면 Schottky 접촉의 전위장벽이 증가하게 되며^[13] 이에 따라 그림 3(a)의 경우와 같이 상온에서 반도체의 페르미준위 아래에 존재하던 계면상태들이 온도가 낮아지면 그림 3(b)와 같이 반도체의 페르미준위보다 높게 존재하게 되어 재결합전류에 기여하게 된다. 그러나 이러한 계면상태들은 InP의 표면이 황처리에 의하여 완전히 안정화 (passivation) 되지 않기 때문에 생성되는 것은 아니라고 판단된다. 왜냐하면 앞서의 시료들을 약 200°C에서 2~3분간 열처리하는 경우 이상계수가 1.01~1.05로 감소할 뿐만 아니라 선형구간이 증가하는 동시에 재결합전류의 기여에 의한 과다전류가 감소하였다. 그러나 Iyer 등에 의하면 (NH₄)₂S_x로 황처리한 표면은 400°C 까지는 대단히 안정하다.^[17] 따라서 앞서 그림 3에서의 과다전류를 유발하는 계면상태들은 금속을 도포 (deposition) 하는 과정과 관련된 것이라 생각된다.




그림 3. 온도에 따른 Au/InP Schottky 다이오드에서 과다전류의 차이를 설명하기 위한 상온에서의 밴드모형(a)과 저온에서의 밴드모형(b)

Fig. 3. Band model at room temperature (a) and at low temperature (b) indicating the difference of excess current in I-V characteristics of S-treated Au/InP Schottky diode.

황처리한 시료에 대한 대표적인 C-V 특성의 한 예로 그림 4에 Au / InP Schottky 다이오드의 역방

향 인가 전압에 대한 $1/C^2$ 의 값을 나타내었다. 잘 알려진 바와 같이 박도체의 불순물의 농도가 균일한 경우 단위면적당 정전용량은 인가전압에 대하여

$$\frac{1}{C^2} = \left(\frac{2}{qeN_d} \right) (V_d - V - \frac{kT}{q}) \quad (2)$$

형태로 나타내어진다.¹² 이때 ϵ_s 는 반도체의 유전상수, N_d 는 도핑농도, V_d 는 확산전위(diffusion potential) 그리고 V 는 인가전압이다. 따라서 이 그림으로부터 사용된 웨이퍼의 불순물의 농도가 균일할 뿐만 아니라 황처리에 의한 불순물 주입 효과가 일어나지 않는다는 사실을 알 수 있다. InP를 황처리하는 경우 황은 단원자층 정도의 두께로 주로 인듐과 결합하는 것으로 알려져 있으므로¹⁷ 표면 황이 불순물 농도에 영향을 미치지 않는 이 실험결과는 당연한 귀결이다. 또한 그림 4의 결과로부터 황처리된 시료로 제작된 Au / n-InP의 확산전위 V_d 가 0.86 V로 황처리 하지 않은 시료 경우보다 대단히 증가되어 I-V 측정결과와 동일한 경향을 보임을 알 수 있다.




그림 4. 황처리 후 제작한 Au/InP Schottky 다이오드의 정전용량-전압 특성곡선

Fig. 4. Typical capacitance-voltage characteristics of sulfur-treated Au/InP Schottky diode.

그림 5는 접촉금속으로 각각 Al, Au, Pt를 사용하여 제작한 Schottky 다이오드들에 대하여 I-V 및 C-V특성 측정방법으로 결정한 실온에서의 접촉전위를 일함수에 대하여 나타낸 결과이다. 여기서 측정에 사용된 다이오드의 갯수는 황처리하지 않은 시료의 경우는 20~30개, 황처리한 시료의 경우는 15~40개 이었으며 0 표시는 평균값, 1 표시는 확률오차 범위가 아니라 모든 측정값의 범위를 나타낸다. 이 그림에서 살펴보는 바와 같이 황처리에 의하여 접촉전위




그림 5. InP Schottky 다이오드에서의 금속의 일함수에 따른 전위장벽의 변화

Fig. 5. Dependence of Schottky barrier heights on the metal work functions in InP Schottky diodes.

의 일함수의 존성이 현저히 증가되고 있다. Schottky 접촉의 전위장벽이 금속의 일함수에 따라 완전히 결정되거나 (Schottky limit) 혹은 금속의 일함수와 무관하게 결정되지 (Bardeen limit) 않는 일반적인 경우 접촉전위는

$$\phi_b = \gamma(\phi_m - x_s) + (1-\gamma)(E_g - \phi_0) \quad (3)$$

로 나타낼 수 있다.¹² 여기서 γ 는 계면상태의 농도에 따라 0과 1사이의 값을 가지는 상수이며 x_s 와 E_g 는 각각 반도체의 전자친화도 (electron affinity)와 에너지 캡, ϕ_0 는 소위 표면 중성준위(surface neutral level)이다. 따라서 이러한 일함수의 존성의 증가는 표면페르미준위 (Surface Fermi level)를 결정하는 전자를 포획한 계면상태들 (electron-occupied interface states)이 감소되어 γ 의 값이 1에 더욱 가까워졌음을 의미한다. 한편 (3)식에서 알 수 있는 바와 같이 전위장벽은 일함수에 대하여 선형적인 관계를 유지하여야 하나 그림 5의 결과는 그렇지 아니하다. 그림 5의 결과가 선형적인 관계를 벗어나는 이유로는 시료제작 과정과 시료의 특성이 측정치에 미치는 영향으로부터 찾을 수 있다. 즉 Pt의 경우는 전자선증착법으로 증착하였는바 이때는 반도체 표면에 도달하는 금속 분자들의 운동에너지가 열증착법의 경우에 비하여 크다. 따라서 Pt의 경우는 그 분자들의 운동에너지에 의하여 InP의 표면에 좀 더 많은 계면상태들을 유발할 수 있으며 이로 인하여 열증

착법으로 제작된 시료들에 비하여 금속의 일함수의 존성이 낮아졌을 가능성이 있다. 다른 하나의 요인으로 고려해 볼 수 있는 사항은 시료의 전도성이 너무 큰 경우 용량계는 실제값보다 큰 값을 나타낸다는 정전용량을 다루는 실험자들 사이에 잘 알려진 사실이다. 따라서 그림 5의 Al / InP 시료들의 경우 $1/C^2$ 의 값이 실제값보다 작을 가능성이 있다. 또한 그림 5에서 황처리된 InP로 제작된 Au / InP와 Pt / InP 시료들에서 C-V로 측정한 ϕ_b 값이 I-V로 측정한 경우보다 더 크게 나타나는 경향은 Schottky 접촉의 미시적 불균일성, 전자의 전계방출 (electron field emission) 등과 관련되는 것으로 널리 알려진 사실이다.^[12]




그림 6. $\text{Si}_3\text{N}_4/\text{InP}$ MIS 캐패시터의 (A) 1MHz C-V 특성곡선과 (B) 계면상태밀도 분포

Fig. 6. 1 MHz C-V characteristics of $\text{i}_3\text{N}_4/\text{InP}$ MIS capacitors (A) and density of interface state distribution(B).

그림 6은 황처리 전후의 InP로 제작한 $\text{Si}_3\text{N}_4/\text{InP}$ MIS 다이오드에서의 1 MHz C-V 특성곡선과 이 특성곡선으로부터 Terman 방법을^[13] 사용하여 계산한 계면상태밀도 분포이다. 축적영역의 정전용량으

로부터 계산된 절연체의 두께는 500~600 Å 이었으며 이 결과에서 보듯 두 경우 모두 절연체 내의 계면상태에 의한 포획-방출 이력특성을 보이고 있다. 또한 황처리된 시료로 제작된 시료의 C-V 특성곡선이 축적영역과 반전영역사이에서 더욱 급격히 변하는 현상으로부터 황처리에 의하여 계면상태들이 감소되었음을 쉽게 알 수 있다. 이때 Terman 해석법은 이력곡선중 보다 정확한 계면상태밀도 분포를 나타내는 것으로 알려진^[14] 방출곡선에 적용하였다. 그림 (b)의 계면상태분포 곡선에서 보듯 두 경우 모두 "U" 형태의 계면상태밀도 분포를 가지고 있다. 그러나 황처리하지 않은 시편은 가전자대로부터 약 1eV 위에서 최소 $5 \times 10^{12} \text{ cm}^{-2} \text{ eV}^{-1}$ 의 계면상태밀도를 가지는데 반하여 황처리한 시편의 경우 가전자대로부터 0.85 eV위에서 최소 $5 \times 10^{10} \text{ cm}^{-2} \text{ eV}^{-1}$ 의 계면상태밀도를 가진다. 따라서 황처리는 앞서의 금속 / InP 경우에서 보았듯 표면 중성준위 하부에 에너지 준위를 형성하는 계면상태들을 감소시킬 뿐만 아니라 표면 중성준위 상부에 에너지준위를 형성하는 계면상태들 역시 감소시킴을 알 수 있다.

지금까지의 결과들에서 보았듯이 InP의 표면을 황처리한 후 적절한 금속을 사용하여 Schottky 접촉을 하는 경우 그 전위장벽을 0.8 eV 이상으로 충분히 증가시킬 수 있다. 따라서 이러한 결과를 적절히 이용하는 경우 InP를 사용한 MESFET이 실용화 될 수 있을 것이다. 또한 황처리를 함으로서 절연체/반도체 계면상태들을 $10^{11} \text{ cm}^{-2} \text{ eV}^{-1}$ 이하의 농도로 감소시킬 수 있으므로 절연체 내부에서 터널링 포획(tunneling capture)를 일으키는 결함들을 줄이는 적절한 절연체 도포방법을 개발하는 경우 InP MISFET 역시 실용화 가능하다.

IV. 결 론

본 논문에서는 $(\text{NH}_4)_2\text{S}_x$ 를 사용하여 InP 표면을 처리한 시편과 처리하지 않은 시편에 Al, Au, Pt를 사용하여 금속 / InP 구조를 형성한 후 I-V, C-V 등의 전기적특성 측정방법으로 전위장벽의 높이를 결정하여 이로부터 황처리가 금속의 일함수에 따른 전위장벽 높이에 미치는 영향의 차이를 고찰하였다. 또한 $\text{Si}_3\text{N}_4/\text{InP}$ MIS 경우에 있어서도 $(\text{NH}_4)_2\text{S}_x$ 처리를 한 시료와 그렇지 않은 시료에 있어서의 계면상태밀도의 차이를 살펴보았다.

황처리 하지 않은 금속 / InP Schottky 접촉에서의 전위장벽은 금속의 일함수에 무관하게 약 0.5eV 이하의 값을 가지고 있었으나 황처리 후 전위장벽은

금속의 일함수에 민감하게 변화하였다. 즉, Al을 접촉금속으로 사용한 경우 황처리 이후 오히려 전위장벽이 낮아졌으나 일함수가 5.1eV인 Au와 일함수가 5.65eV인 Pt를 사용한 Schottky 접촉의 경우 전위장벽이 MESFET에 실용화하기에 충분할 정도로 높았으며 그 재현성 역시 우수한 것으로 판단된다. $\text{Si}_3\text{N}_4 / \text{InP}$ MIS 구조의 경우 황처리 전에는 $5 \times 10^{12} \text{ cm}^{-2} \text{ eV}^{-1}$ 의 계면상태밀도를 보였으나 황처리 이후에는 $5 \times 10^{16} \text{ cm}^{-2} \text{ eV}^{-1}$ 정도의 계면상태밀도를 나타내었다. 위의 결과들로부터 황처리는 InP의 표면정화에 대단히 효과적인 것으로 판단된다.

参考文献

- [1] D. L. Lile, "An InP MIS Diode", *Appl. Phys. Lett.* vol. 28, pp. 554-556, 1976.
- [2] P. Viktorovich, M. Gendry, G. Hollinger, S. Krawczyk and J. Tardy, "Passivation of InP for MISFET applications", *Indium Phosphide and Related Materials, IEEE Conference Proceedings*, pp. 51-55, 1992.
- [3] R. Iyer, R. R. Chang, and D. L. Lile, "Sulfur as a surface passivation for InP", *Appl. Phys. Lett.* vol. 53, No. 2, pp. 134-136, 1988.
- [4] W. M. Lau, S. Jin, X. W. Wu, S. Ingrey, "In situ x-ray photoelectron spectroscopic study of remote plasma enhanced chemical vapor deposition of silicon nitride on sulfide passivated InP", *J. Vac. Sci. Technol.* vol. B8, No. 4, pp. 848-855, 1990.
- [5] J. S. Herman and F. L. Terry Jr., "Hydrogen Sulfide plasma passivation of gallium arsenide", *Appl. Phys. Lett.* vol. 60, No. 6, pp. 716-717, 1992.
- [6] R. Iyer and D. L. Lile, "Role of polysulfides in the passivation of the InP surface", *Appl. Phys. Lett.* vol. 59, No. 4, pp. 437-439, 1991.
- [7] T. K. Paul and D. N. Bose, "Improved surface properties of InP through chemical treatments", *J. Appl. Phys.* vol. 70, No. 12, pp. 7387-7391, 1991.
- [8] F. Maeda, Y. Watanabe and M. Oshima, "Surface chemical bonding of $(\text{NH}_4)_2\text{S}_x$ -treated InP(001)", *Appl. Phys. Lett.* vol. 62, No. 3, pp. 297-299, 1993.
- [9] Z. H. Lu, M. J. Graham, X. H. Feng and B. X. Yang, "Structure of S-passivated InP(100)-(1×1) Surface", *Appl. Phys. Lett.* vol. 60, No. 22, pp. 2773-2775, 1992.
- [10] J. Lee, D. Kim, S. J. Maeng, H. H. Park, J. Y. Kang and Y. T. Lee, "Improvement of breakdown characteristics of a GaAs power FET using $(\text{NH}_4)_2\text{S}_x$ treatment", *J. Appl. Phys.* vol. 73, No. 7, 3539-3542, 1993.
- [11] 오 용탁, 변 성철, 김 문덕, 강 태원, 홍 차유, 박 성배, "황처리된 GaAs의 광학적 특성", *새물리* vol. 33, No. 4, pp. 436-441, 1993.
- [12] E.H. Rhoderick and R.H. Williams, *Metal-Semiconductor Contacts*, Clarendon Press, Oxford, Ch. 1, 1988.
- [13] C. H. Kim, B. D. Choe, H. Lim, I. K. Han, J. I. Lee and K. N. Kang, "Study of charge trapping instabilities in a $\text{SiN}_x / \text{InP}$ MIS structure by the constant -capacitance method", *J. Appl. Phys.* vol. 72, No. 10, pp. 4743-4748, 1992.
- [14] C.W. Wilmsen and L.G. Meiners, *Physics and Chemistry of III-V Compound Semiconductor Interfaces*, Plenum Press, N. Y., pp. 101~104, 1985.
- [15] H. Oigawa, J. F. Fan, Y. Nannichi, H. Sugahara and M. Oshima, "Universal Passivation Effects of $(\text{NH}_4)_2\text{S}_x$ Treatment on the Surface of III-V Compound Semiconductors", *Jpn. J. Appl. Phys.* vol. 30, No. 3A, L322-L325, 1991.
- [16] S. D. Lester, T. S. Kim and B. G. Streetman, "A proposed mechanism for radiative recombination through surface states on InP", *J. Appl. Phys.* vol. 62, No. 7, pp. 2950-2954, 1987.
- [17] C. W. Wilmsen, K. M. Geib, J. Shin,

- R. Iyer and D. L. Lile, "The sulfurized InP surface", *J. Vac. Sci. Tech.*, vol. B7, No. 4, pp. 851-853, 1989.
- [18] L. M. Terman, "An investigation of surface states at a Silicon/Silicon oxide interface employing metal-oxide-silicon diodes", *Solid-State Electron.*, vol. 5, pp. 285-299, 1962.
- [19] H. Hasegawa, L. He, H. Ohno, T. Sawada, T. Haga Y. Abe and H. Takahashi, "Electronic and microstructural properties of disorder-induced gap states at compound semiconductor-insulator interfaces", *J. Vac. Sci. Technol.*, vol. B5, No. 4, pp. 1097-1106, 1987.

著者紹介



許 準(學生會員)

1967年 12月 11日生. 1992年 2月
亞州大學校 電子工學科 卒業 (學士). 1994年 2月 亞州大學校 大學院
電子工學科 卒業 (碩士). 1994
年 4月 ~ 現在 금성사 LCD
SBU 설계실 연구원. 주관심 분야
는 III-V 족 화합물, SiN_x/반도체의 계면구조, TFT
물성 등임.



金 忠 煥(正會員)

1962年 12月 30日生. 1985年 2月
서울大學校 物理學科 卒業 (學士). 1987年 2月 서울大學校 大學院 物
理學科 卒業 (碩士). 1993年 2月
서울大學校 大學院 物理學科 卒業
(博士). 1993年 7月 ~ 現在 전자
통신연구소 학합물 반도체 개발실 선임연구원. 주관
심 분야는 III-V 족 화합물 (AlGaAs/GaAs,
InGaP/GaAs)와 SiN_x/InP의 계면구조, 이동통신,
마이크로웨이브 전자부품 등임.



韓 日 基(正會員)

1962年 10月 25日生. 1985年 2月
延世大學校 理科大學 物理學科 卒
業 (學士). 1987年 2月 延世大學
校 理科大學 物理學科 (碩士). 1994年 現在 延世大學校 理科大
學 物理學科 博士課程. 1989年 3
月 ~ 現在 한국 과학기술 연구원 정보전자 연구부 연
구원. 주관심 분야는 III-V 족 화합물 반도체 물성,
광소자와 OEIC 등임.

林 漢 祥(正會員) 第 29卷 A編 第 3號 參照

현재 아주대학교 전자공학과 교수

李 精 一(正會員) 第 28卷 A編 第 7號 參照

현재 한국과학기술연구원 정보전자
부 책임 연구원

姜 光 男(正會員) 第 28卷 A編 第 7號 參照

현재 한국과학기술연구원 정보전자
부 책임 연구원