

RTA 후속 열처리에 의한 Ta_2O_5 -Si 계면 반응과 전기적 특성 변화

전석룡·이정엽·한성우*·박종완

한양대학교 공과대학 금속공학과

*삼성전자

Variations in Electrical Properties and Interface Reactions of Ta_2O_5 -Si
by RTA Post Annealing

Seok-Ryong Jeon, Jeong-Youb Lee, Sung-Wook Han*, and Jong-Wan Park

Department of Metallurgical Engineering, Hanyang University

*Samsung Electronics

초록 PECVD(Plasma-Enhanced Chemical Vapor Deposition)법을 이용하여 증착한 Ta_2O_5 박막의 전기적 특성과 미세구조에 미치는 RTA(Rapid Thermal Annealing) 후속 고온 열처리의 영향을 조사하였다. Ta_2O_5 박막의 미세구조와 interface 거동을 관찰하기 위하여 XRD(X-ray Diffractometer), TEM(Transmission Electron Microscope), AES(Auger Electron Spectroscopy) 분석을 실시하였으며, 전기적 특성을 관찰하기 위하여 I-V, C-V 측정을 하였다. 600°C에서 60초간 열처리를 실시하였을 경우 가장 우수한 유전 특성 및 누설 전류 특성을 보였으며, 유전 상수는 26이었고 누설 전류는 $5 \times 10^{-11} A/cm^2$ 이었다. 600°C 이상의 온도에서 행한 열처리에 의하여 박막의 누설 전류와 유전 특성은 복합적으로 영향을 받았음을 알 수 있었다. 이는 600°C의 열처리에서 이루어지고 있는 박막의 결합감소와 고밀화 현상과 함께 800°C 이상의 열처리에서 발생하는 조밀육방정 결정 구조를 가지는 δ - Ta_2O_5 의 결정화에 기인함을 알 수 있었다. 또한 TEM과 AES분석 결과로부터 이들 박막의 누설 전류와 유전 상수의 변화는 열처리에 의하여 일어나는 Ta-O-Si transition 층의 생성과 성장에 기인함을 알 수 있었다. 따라서 Ta_2O_5 박막의 전기적 특성의 변화는 RTA 후속 열처리에 따른 계면 반응과 결정화 그리고 박막의 조밀화에 그 영향이 있음을 알 수 있었다.

Abstract Effect of high temperature RTA(Rapid Thermal Annealing) in the temperature range of 600–900°C on the electrical properties and microstructure of tantalum pentoxide(Ta_2O_5) thin films deposited by PECVD(Plasma-Enhanced Chemical Vapor Deposition) was studied. XRD(X-ray Diffractometer), TEM(Transmission Electron Microscope) and AES(Auger Electron Spectroscopy) were used to observe interface reactions and microstructures of the Ta_2O_5 film and I-V and C-V measurements to characterize its electrical properties. The leakage current of the Ta_2O_5 thin film annealed at 600°C showed a minimum value, $5 \times 10^{-11} A/cm^2$, in this study. However, it was found that the leakage current in the polycrystalline Ta_2O_5 thin film decreased with increasing the annealing temperature above 800°C after a sudden peak upon 700°C annealing. The dielectric constant of the annealed Ta_2O_5 thin film was 26 after annealing at 600°C and decreased at higher temperatures. TEM and XRD analysis indicated that the microstructure of the Ta_2O_5 thin film annealed above 800°C was of δ - Ta_2O_5 with hexagonal crystal structure. Furthermore, TEM and AES observations revealed that Ta-O-Si transition layers were formed between annealed Ta_2O_5 thin film and Si substrate. The electrical properties of the Ta_2O_5 films were discussed in terms of interface reaction, crystallization and film densification due to RTA treatment.

I. 서 론

반도체 기억 소자인 DRAM(Dynamic Ran-

dom Access Memory)의 집적도가 증가함에 따라 계속적인 capacitor 유전체 두께의 감소를 요구하고 있으며, 기존의 SiO_2 와 Si_3N_4/SiO_2 박

막의 경우에는 물리적 한계에 이르고 있다. 따라서 SiO_2 의 5~6배 정도의 유전 상수를 가지는 Ta_2O_5 는 가까운 미래에 ULSI(Ultra Large Scale Integration) 소자에 storage capacitor와 gate insulator로써 적용되리라 예상되고 있다^{1~3)}. 그러나 Ta_2O_5 박막의 높은 누설 전류는 ULSI소자 적용에 한계점이 되고 있다. 그러므로 많은 연구자들이 이러한 견지에서 Ta_2O_5 박막의 물성 개선을 위해 노력해 오고 있다^{4~9)}. Ta_2O_5 박막의 제조방법에 있어 PVD방법에 의해 제조된 Ta_2O_5 박막은 전기적 특성에 있어 CVD방법에 의한 경우와 거의 비슷한 수준의 누설전류 특성을 보이나 step coverage가 불량한 문제점을 갖고 있으며, CVD방법에 의해 제조된 Ta_2O_5 박막은 엄격한 design rule을 만족시키기 위한 집적도면에서 우수한 특성을 갖는다. 따라서 본 연구에서는 이러한 CVD 방법 중에서 thermal stress를 최소화할 수 있고 저온공정의 장점을 갖는 PECVD방법을 이용하여 반응물질로서 TaCl_5 와 N_2O 를 사용하여 p-type Si wafer 위에 Ta_2O_5 박막을 증착한 후 산소분위기 하에 고온 RTA 후속 열처리를 실시하였다. 이러한 RTA 열처리는 짧은 시간내에 고온으로 순간처리하므로 총간의 상호 확산을 방지하면서 Ta_2O_5 박막내에 존재하는 vacancy와 defect를 감소시켜 막을 치밀화함으로써 interface에서 space charge의 이동을 제어하여 전기적 특성의 향상과 누설전류의 감소를 이를 수 있으므로 본 연구에서는 Ta_2O_5 박막의 전기적 성질과 미세구조 그리고 $\text{Ta}_2\text{O}_5\text{-Si}$ 계면 반응에 미치는 RTA 열처리의 영향을 조사하였다.

II. 실험방법

고유전 tantalum pentoxide(Ta_2O_5) 박막 증착은 PECVD법으로 행하여졌으며, 탄소오염을 방지하기 위하여 metal-organic 물질 대신에 TaCl_5 (99.999%)와 N_2O (99.999%) 가스를 반응 물질로 사용하였다.

Fig. 1은 본 실험의 공정 순서를 나타낸 것이다. Ta_2O_5 박막은 RCA 처리한 p-type Si 기판 위에 증착하였으며 증착 조건은 기판 온도 400°C, 증착 압력 79.7 Pa(0.6 Torr), 총유량 115 sccm, Ar(carrier) 가스 유량 10sccm, N_2O 가스 유량 25sccm, RF power density

0.47 W/cm²이었다. 증착된 Ta_2O_5 박막은 RTA system을 사용하여 산소 분위기와 Ar 분위기에서 60초동안 600°C부터 900°C까지 100°C 간격으로 후속 열처리를 실시하였다.




Fig. 1 Flow chart of PECVD experimental procedure

열처리된 Ta_2O_5 박막의 결정 구조는 XRD ($\text{Cu K}\alpha$ 35kV, 29mA)와 TEM 회절 패턴에 의해 조사하였으며 Ta_2O_5 박막의 두께와 굴절율은 632.8nm의 파장을 가진 He-Ne laser ellipsometer를 사용하여 측정하였다. 그리고 Al/ $\text{Ta}_2\text{O}_5\text{/Si}$ capacitor 구조를 만들기 위하여 evaporation법으로 0.07mm²의 Al을 증착하였다. HP 4145B semiconductor parameter analyzer를 이용하여 Al gate에 step voltage를 -0.1 volt, holding time 2초의 negative voltage를 0에서 -30 volt까지 인가하여 as-deposition 및 열처리된 Ta_2O_5 박막의 누설 전류 특성을 측정하였으며 HP 4280A C-V plotter(1MHz)를 사용하여 C-V 특성을 조사하였다. 또한


Ta_2O_5 박막과 Si 기판과의 계면 상호반응을 조사하기 위하여 TEM과 AES depth profile 분석을 하였다.

III. 실험 결과 및 고찰


Si 기판위에 8nm의 SiO_2 와 85nm의 Ta_2O_5 박막이 형성되었고, Ta_2O_5 박막의 전기적 성질과 미세구조에 미치는 RTA 후속 열처리의 효과에 대하여 조사하였다. 먼저 후속 열처리의 온도에 따라 Ta_2O_5 박막의 구조를 조사하였다. PECVD법에 의해 증착된 Ta_2O_5 박막의 경우 낮은 증착온도로 인하여 비정질 구조를 가지며 박막의 두께와 비정질 상태에 의존하는 결정화 온도 이상의 온도에서 열처리된 Ta_2O_5 박막은 결정화가 발생한다.

Fig. 2은 산소와 아르곤 분위기에서 60초 동안 그리고 600°C에서 900°C의 온도 범위에서 열처리한 Ta_2O_5 박막의 XRD 패턴이다. 800°C 이상의 온도에서 열처리된 Ta_2O_5 박막은 hexagonal 구조를 가지는 δ - Ta_2O_5 로 결정화되었으나 700°C 이하의 온도에서는 결정화 피크가 나타나지 않았다. 이러한 RTA 후속 열처리된 Ta_2O_5 박막의 시편의 경우 결정화 온도는 conventional furnace에서 열처리된 시편의 경우 700°C라고 보고된 결정화 온도보다 높게 나타났다^[10~13]. 이는 같은 온도에서 금속열 소둔방법으로 처리한 경우 공정 시간이 극히 짧기 때문이라고 생각된다^[14]. 또 이러한 결정화 정도는 분위기에 관계없이 같은 경향을 보였다.

열처리 온도에 따른 Ta_2O_5 박막의 누설 전류 특성을 Fig. 3에 나타내었으며, 이때 가해진 electric field는 1MV/cm였다. PECVD에 의해 증착한 후 Ta_2O_5 박막의 누설 전류는 $1 \times 10^{-7} A/cm^2$ 정도였으나, 600°C에서 열처리를 실시하였을 경우 $5 \times 10^{-11} A/cm^2$ 으로 감소하였다. 그러나 700°C 이상의 온도에서 열처리된 Ta_2O_5 박막의 누설 전류는 600°C에서 열처리한 Ta_2O_5 박막의 누설 전류보다 증가하였다. 위의 결과로부터 600°C에서 열처리한 Ta_2O_5 박막의 누설 전류 특성이 가장 우수하였음을 알 수 있었다. 이는 열처리에 따른 박막내의 결함이나 산소 공공의 소멸로 인한 치밀화에 의한 효과로 생각되며, 700°C에서 열처리한 Ta_2O_5 박막에서 보여지는 급격한 누설 전류의



(a) annealed in RTA chamber for 60 sec in O₂



(b) annealed in RTA chamber for 60 sec in Ar

Fig. 2 X-ray diffraction patterns of Ta_2O_5 films annealed in RTA chamber for 60 sec in (a) O₂ and (b) Ar.

증가는 이 온도에서 열처리한 Ta_2O_5 박막 대부분이 비정질로 구성되어 있지만 부분적인




Fig. 3 Leakage current characteristics of RTA treated Ta_2O_5 films at various temperatures.




Fig. 4 I-V characteristics of RTA treated Ta_2O_5 films at different temperatures.

단범위 규칙(short range order)의 미세결정화^[15]에 의한 것으로 생각된다. 또한 700°C 이상의 온도에서는 열처리 온도가 증가할수록 누설 전류가 감소하였는데 이는 산소가 Ta_2O_5 박막을 통하여 확산하여 Ta_2O_5 층과 Si기판사이에 보다 누설 특성이 우수한 중간 계면층이 생성되고 온도가 증가함에 따라 빠르게 성장하여 전체 유전막층의 누설 전류 특성에 영향을 미친 것^[16, 17]으로 사료된다. 따라서 Ta_2O_5 유전박막의 누설 전류 특성은 열처리 온도에 따라 발생되는 박막의 구조적 결함감소와 고밀화, 결정화 및 중간계면층 생성등의 여러 현상들

의 복합적인 효과에 의존한다고 볼 수 있다. Fig. 4는 열처리 온도에 따른 전류와 누설 전류와의 관계이다. 가해진 전류가 증가함에 따라 누설 전류는 각각의 열처리 온도에서 포물선 모양으로 증가하다가 3MV/cm에서 어느 정도 포화되었다. 역시 가장 우수한 누설 전류 특성은 600°C에서 열처리한 Ta_2O_5 박막에서 보여졌으며 이는 Fig. 3에 나타난 결과와 잘 일치한다.




Fig. 5 Dielectric constants of Ta_2O_5 films as a function of annealing temperature.

Fig. 5는 열처리 온도에 따른 Ta_2O_5 박막의 유전 상수를 보여주고 있다. 열처리 하기 전의 시편의 경우 유전상수는 20정도 이었으나 열처리를 행함에 따라 열처리 온도 600°C에서 26정도까지 개선되었다. 그러나 열처리 온도가 더욱 증가함에 따라 유전 상수는 다시 저하하여 800°C의 처리에 의하여 16의 최하점에 이르렀다. 이는 초기의 저온의 열처리에 의하여 박막내의 제반 결함이 제거되고 고밀화되어 전체 박막의 성질이 개선됨에 따라 유전 박막의 유전 상수가 상승하였다고 생각된다. 그러나 600°C 이상의 온도에서 행한 열처리의 경우 열처리에 의하여 Ta_2O_5 박막과 Si기판 사이에 보다 유전 상수가 낮은 중간계면층이 생성되어 열처리 온도가 증가함에 따라 전체 유전 상수에 미치는 그 영향이 상대적으로 커졌음을 알 수 있다. 그러나 900°C의 경우에 나타난 유전 상수의 재상승에 대한 정확

한 원인은 알 수가 없다. 하지만 전반적으로 열처리 온도에 따른 Ta_2O_5 박막의 유전 특성은 누설 전류 특성에 나타난 결과와 거의 같은 경향을 띠었으며 박막의 결합제거와 고밀화, 결

정화 및 중간계면층 성장 등의 제반 인자들에 의해 복합적으로 영향을 받고 있다는 것을 알 수 있었다. 이와 같은 열처리 온도에 따른 누설 전류 현상과 유전 상수의 변화를 이해하기




Fig. 6. Cross-sectional TEM images and electron diffraction patterns of annealed Ta_2O_5 specimens at different annealing temperatures. (a) 700°C (b) 800°C and (c) 900°C

위하여 TEM과 AES 분석을 실시하였다.

Fig. 6은 각각의 온도에서 열처리한 Ta_2O_5 박막의 cross-sectional TEM image와 전자 회절 패턴이다. 600°C에서 열처리한 Ta_2O_5 박막은 비정질 상태로 남았으며 700°C까지 비정질 상태를 유지하였다. 그러나 800°C 이상의 온도에서 열처리한 시편의 경우 회절 패턴으로부터 결정화가 진행되었음을 명확히 알 수 있다. 따라서 TEM 결과는 Fig. 2의 XRD data와 잘 일치함을 알 수 있다. 또한 Fig. 6에서 Ta_2O_5 박막과 Si기판 사이에 충간 계면층이 생성되어 있음을 볼 수 있는데 열처리 온도가 증가함에 따라 중간 계면층의 두께가 증가한 것을 알 수 있다. 가장 우수한 누설전류 특성과 유전 상수 값을 나타낸 600°C에서 열처리한 Ta_2O_5 박막의 AES 분석 결과를 Fig. 7에 나타내었다. 아르곤 이온으로 1분간 Ta_2O_5 박막의 표면을 스퍼터링한 후 박막내의 원소를 분석하였다. 44, 179, 342 eV의 Ta 피크와 483, 503 eV의 산소 피크는 나타났지만 272 eV의 탄소 피크는 나타나지 않았다. 따라서 탄소 오염은 무기 화합물인 $TaCl_5$ 를 사용함으로써 피할 수 있었다¹⁵⁾.






Fig. 7 AES spectrum of the Ta_2O_5 film annealed at 600 °C in O_2

Fig. 8는 600°C와 900°C에서 열처리한 Ta_2O_5 박막내에 중간 계면층 부근의 AES depth profile이다. 600°C의 저온보다는 900°C의 고온에서 보다 활목하게 생성된 중간 계면층은 Ta_2O_5 박막과 Si 기판의 계면에 Ta, Si 그리고 O가 혼재하여 Ta-Si-O 형태로 성장하여 존재

하며 Ta_2O_5 박막으로부터 중간 계면층으로 많은 양의 산소가 확산하였음을 확인하였다. 이로 미루어 볼 때 Fig. 3에서 나타난 700°C 이상의 온도에서 발생한 Ta_2O_5 박막의 누설 전류 감소는 XRD 결과와 TEM 결과와 함께 AES 분석결과로 부터 Ta_2O_5 보다 우수한 누설 전류 특성을 갖는 SiO_2 계열의 Ta-Si-O 중간층 생성에 기인하였음을 확인할 수 있었다. 또한 Fig. 5에서 열처리 온도 600~800°C 사이에 발생한 유전 상수의 감소도 Ta_2O_5 보다 유전 상수가 적은 Ta-Si-O 중간층 생성에 기인하였음을 알 수 있었다.



(a) annealed at 600 °C in O_2



(b) annealed at 900 °C in O_2

Fig. 8 AES depth profiles of the Ta_2O_5 films

위에 나타난 결과로부터 최적의 RTA 조건은 산소분위기, 60초, 600°C였으며, 700°C 이상의 열처리 온도에서는 온도가 증가함에 따라 중간 계면층이 성장하고 이로 인하여 유전 상수는 감소하지만 누설 전류 특성은 개선되었다.

IV. 결 론

본 실험을 통하여 얻을 수 있는 결론은 다음과 같다. PECVD법으로 증착한 Ta₂O₅ 박막은 비정질이며, 800°C 이상의 온도에서 RTA 후속 열처리를 실시한 Ta₂O₅ 박막은 조밀육방정 결정 구조를 가지는 δ-Ta₂O₅로 결정화되었다. Ta₂O₅ 박막의 누설 전류 특성과 유전 상수 변화는 온도에 크게 의존하였으며 600°C에서 열처리한 경우 가장 우수한 특성을 나타내었다. 이때 유전 상수와 누설 전류는 각각 26과 5×10^{-11} A/cm²이었다. 그리고 고온 열처리 시에 Ta₂O₅ 박막의 결정화와 Ta₂O₅ 박막과 Si 기판 사이에 생성되는 중간 계면층의 형성이 박막의 전기적 성질에 크게 영향을 미침을 알 수 있었다.

V. 참고문헌

- K. Ohta, K. Yamada, K. Shimizu and Y. Tarui, IEEE Trans. Electron Devices, ED-129, 368 (1982)
- T. Kato, T. Ito, M. Taguchi, T. Nakamura and J. Ishikawa, in "Symposium in VLSI Technology Digest", 86 (1983)
- C. Hashimoto, H. Oikawa and N. Honma, in "Extended Abstracts of the 18th Conference in Solid State Devices and Materials", 253 (1986)
- R.L. Angle and H.E. Talley, IEEE Trans. Electron Devices, ED-25, 1277 (1978)
- K. Yamagishi and Y. Tarui, Jpn. J. Appl. Phys., 25, L306 (1981)
- G.S. Dehrein and A. Reisman, J. Appl. Phys., 54, 6502 (1983)
- T. Kato and T. Ito, J. Electrochem. Soc., 135, 2586 (1988)
- H. Shinriki and M. Nakata, IEEE Trans. Electron Devices, ED-38, 455 (1991)
- G.Q. Lo and D.L. Kwong, Appl. Phys. Lett., 60, 3286 (1992)
- D.A. Vermiyea, Acta Metall., 1, 282 (1953)
- J. Harvey and H. Wilmon, Acta Crystallogr., 14, 1278 (1961)
- S. Kimura and Y. Nishioka, J. Electrochem. Soc., 130, 2414 (1983)
- S. Kamiyama and H. Suzuki, 1992 Semicon Korea Symp., 105 (1992)
- H.S. Moon, J.S. Lee, S.W. Han, J.W. Park, J.H. Lee, S.K. Yang, and H.H. Park, J. Mater. Sci., 29, 1545 (1994)
- 白鎔求, 殷庸碩, 朴泳震, 金鍾哲, 電子工學會誌, 30A(8), 624 (1993)
- S. Seki and T. Vnagami, J. Electrochem. Soc., 131, 2621 (1984)
- S. Zaima and T. Furuta, J. Electrochem. Soc., 137, 2876 (1990)
- Y. Numasawa, S. Kamiyama, M. Zenke, and M. Sakamoto, IEDM, 43 (1989)