

초정논단

동화상 및 음성신호의 압축 표준인 MPEG-2를 지원하는 복호기 칩 (HDM8211M SAViTM)

金 太 根

現代電子産業(株) 半導體2研究所

I. 서 론

멀티미디어(Multimedia) 혁명이라고 일컬어지는 현대 정보 통신 기술의 핵심은 디지털 신호 처리 방식을 통한 송수신 및 저장 기술이며 특히 오디오, 비디오 등의 신호를 압축 복원하는 기술이 그 근간을 이루고 있다고 할 수 있다. 80년대 후반부터 비디오 특히 동화상의 압축 복원을 위한 연구는 MPEG(Moving Pictures Expert Group) 위원회를 중심으로 꾸준히 진행되어 1993년 1.5Mbps의 데이터 전송속도를 갖는 MPEG-1 표준규격^[1]을 확정 발표하였고 이러한 표준규격을 근거로 C-Cube, LSI Logic, SGS-Thomson등 여러 반도체 회사에서 MPEG-1 비디오/오디오 복호기 칩을 개발하였다. 현재 CD-비디오 및 멀티미디어 PC의 소위 MPEG 보드 등에 MPEG-1 복호기 칩이 채용되어 CD-ROM을 이용한 영화감상 등을 가능하게 하고 있으나 근본적으로 복원된 화면의 해상도가 VCR 수준(352x240)을 넘지 못하는 약점이 있다. 1994년에는 데이터 전송속도가 15Mbps로 향상되고 화면의 해상도를 최고 1920x1080까지 규정한 MPEG-2 표준규격^[2]이 발표되었고 많은 반도체 회사에서 이러한 규격을 만족하는 MPEG-2 비디오/오디오 칩 개발에 진력하여 왔으나 현재까지 개발된 MPEG-2 관련 칩들은 비디오 복호기, 오디오 복호기, 비디오와 오디오 신호의 분리를 위한 시스템 분리기 및 제어 프로세서 칩 등이 각각 별개인 칩셋 형태로 구성되어 있다. 따라서, 시스템 제조 회사의 입장에서는 칩 수가 너무 많음으로 인해 시스템 설계가 복잡하여지고, 전력 소모가 많으며, 시스템 보드에서 칩이 차지하는 면적이 너무 많은 등 시스템 구현상의 여러 가지 제약과 함께 전체 반도체 부품 가격이 높아 시스템 가격의 현실화에 많은 지장을 받아 왔다.

현대 전자에서는 최근 32-비트 RISC 프로세서를 포함하여 비디오, 오디오 복호화 및 시스템 분리 기능 등 위 언급한 모든 주요 기능을 단일 칩에 구현한 MPEG-2 복호기 칩(HDM8211M)을 개발하였다. 이 칩은 MPEG-2뿐만 아니라 MPEG-1

신호의 복호화 또한 수행 가능하며 NTSC 방식의 $720 \times 480 \times 30\text{Hz}$ 또는 PAL 방식의 $720 \times 576 \times 25\text{Hz}$ 의 해상도를 지원한다. 본 고에서는 HDM8211M의 구조와 기능 및 설계 사양 등에 대하여 기술하고자 한다.

II. MPEG-2 복호기의 구조

HDM8211M MPEG-2 복호기는 MicroSPARC RISC 코어를 포함 8개의 기능 유니트로 구성되어 있으며, 호스트 인터페이스, 메모리 인터페이스, 오디오 및 비디오 인터페이스를 통하여 각각 외부 프로세서, 전용 메모리(local DRAM), 오디오 및 비디오 디바이스들과 인터페이스를 한다. 그럼 1은 HDM8211M의 주요 기능 유니트를 보인다.^[3] 호스트 프로세서 인터페이스를 통하여 비트 시리얼 또는 비트 패러렐 형태로 입력된 압축 데이터 열은 일단 압축 데이터 입력 레지스터(CDIR)에 저장된다. 이 데이터 열은 시스템 스트림 분리기(system stream demultiplexer)를 거쳐 다시 오디오, 비디오, 시스템 및 프라이빗 데이터로 분리된 후 메모리 제어기(DRAM controller)를 통하여 외부 전용 메모리에 지정된 각각의 압축 데이터 버퍼에 기록된다.

압축된 비디오 데이터는 비디오 복호기를 통하여 복원된 후 다시 버퍼에 기록되고 압축된 오디오


데이터 역시 오디오 복호기를 통해 복호화 하여 복원되고 오디오 샘플 버퍼에 저장된다. 저장된 비디오 및 오디오는 비디오 디스플레이 인터페이스와 오디오 PCM 인터페이스를 통해 출력된다.

한편, MPEG 표준에 의해 압축된 데이터는 계층 구조를 가지며, 위로부터 시퀀스 층, GOP(Group of Picture) 층, 화상 층, 슬라이스 층, 매크로 블럭 층, 및 블럭 층으로 구분된다. 복호화가 시작되면, 비교적 드물게 발생하는 상위 층의 시퀀스 헤더, GOP, 화상 헤더 등 비디오 구문(syntax)과 오디오 헤더, 에러검출 신호(error checker)등의 오디오 구문은 RISC 코어에서 펌웨어를 수행하여 복호화하고, 슬라이스 층 이하 자주 발생하는 구문은 고정된 하드웨어 유니트를 이용하여 복호화 한다. 이렇게 복원된 비디오 및 오디오 데이터는 다시 전용 메모리에 저장된다.


디스플레이 유니트에서는 복원된 동화상 신호를 중첩 화상(graphic overlay) 신호와 합성시킨 후 외부 비디오 부호기로 출력한다. 비슷한 과정을 거쳐 복원된 오디오 신호 역시 외부 오디오 D/A 변환기로 출력되어 진다. 이때 오디오와 비디오 신호의 상호간 동기화나 입력 데이터 열의 타이밍과의 동기화는 MPEG에 규정된 시스템 타임 클럭 메커니즘(STC)에 따라 수행된다.

1. 호스트 프로세서 인터페이스 유니트

HDM8211M은 ISA, Intel, 또는 Motorola 버스 타입을 지원하며 이를 통하여 외부 호스트 프로세서와 인터페이스가 가능하도록 설계되어 있다. 압축된 데이터는 병렬 프로그램(programmed) I/O 또는 직렬 인터페이스를 통해 전송된다. 한편, 호스트 프로세서의 메모리로부터 압축된 데이터를 직접 전송 받을 수 있도록 DMA 오퍼레이션을 지원한다. 호스트 프로세서 인터페이스는 최고 256K 바이트의 메모리에 직접 접속 가능하도록 18개의 어드레스 라인을 포함한다. 그리고, 적은 어드레스 핀을 가진 시스템을 위해 메모리 페이지 프로그램이 가능한 인덱스드 어드레싱 모드를 지원하도록 설계되어 있다. 프로그램 가능한 최소 메모리 페이지는 1K 바이트로 10개의 어드레스 핀



(그림 1) HDM8211M MPEG-2 복호기 블록도



(그림 2) 시스템 분리기 블럭도

으로 동작시킬 수 있는 크기에 해당한다.^[3]

2. 시스템 분리기 유니트

시스템 분리기 유니트는 입력 비트 스트림을 전용 메모리 내의 해당되는 압축 데이터 버퍼에 분산 저장하는 역할을 한다. 시스템 분리기의 구조는 그림 2와 같다.^[3,4] 호스트 인터페이스를 통해 들어오는 비트 스트림이나 비트 시리얼 경로로 들어오는 비트 스트림을 PP(Pre-Processing) 블럭에서 직병렬 변환 및 비트 스트림 정렬을 수행하고, MDP(Main Data Path) 블럭에서는 메인 데이터만을 선별하여 32비트씩 다음 단 CDFIFO(Compressed Data FIFO)에 저장하고 CDFIFO에서는 FIFO 표식(tag)에 의해 현재의 비트 스트림이 비디오, 오디오, 프라이빗 1, 프라이빗 2, 시스템 비트 스트림을 분별하여 압축 데이터 버퍼에 분산저장할 수 있도록 한다.


DMPC(DMUX Processing Core)에서는 전송(transport) 스트림과 프로그램 스트림을 구별하여 해당하는 제어 신호를 생성하고 입력 비트 스트림의 모든 PID(Program Identifier)를 검사하여 설정된 PID를 지닌 패킷을 색출하고 설정된 PID를 갖지 않는 패킷은 없애 버린다. 또한 출력 리커버리와 동기를 위해 비트 스트림으로부터 타이밍 정보를 추출한다. 레지스터 파일(register file)은 RISC 코어에 의한 R-버스를 통해 호스트 인터럽트, RISC 인터럽트 등 제어 레지스터 기능을 수행한다.

3. RISC 프로세서 유니트

HDM8211M은 2K 바이트의 인스트럭션 캐시를

포함한 MicroSPARC 32-비트 RISC 프로세서를 내장하여 내부 블럭의 제어 등 제반 하우스키핑 기능을 담당하도록 한다. RISC 코어는 또한 시퀀스 헤더라든가 화상 헤더와 같은 드물게 발생하는 구문 계층의 복호화를 수행하는 한편 하위 계층의 복호화를 담당하는 연산 유니트들을 프로그램 한다. 사실 HDM8211M의 설계상 가장 큰 특징은 RISC 코어를 이용하여 프로그램 가능한 구조를 가짐으로써 복잡한 MPEG 표준의 요구사항을 비교적 쉽게 구현할 수 있도록 융통성을 부여한데 있다.

그림 3은 RISC 프로세서의 블럭도를 나타낸다.^[3,4] 호스트 인터페이스에 의해서 RISC 인스트럭션은 외부 메모리의 인스트럭션 버퍼에 저장되어 있다. 호스트 리퀘스트, 비디오, 오디오 리퀘스트 등의 리퀘스트에 의해 RISC-IU는 외부 인스트럭션 버퍼에 저장된 인스트럭션과 압축 데이터 버퍼에 저장된 비디오, 오디오 등의 데이터를 RISC 캐시 제어기를 통해 읽어 들인다. RISC-IU에서는 RISC 캐시 제어기에서 보내는 데이터와 어드레스를 받아 마이크로코드 복호화를 수행한다.



(그림 3) RISC 프로세서 블럭도

4. 비디오 복호기 유니트

비디오 복호기 유니트는 가변길이 복호기(VLD), 역양자화기, 역이산여현 변환기(IDCT) 및 움직임 보상기(motion compensation)로 구성된다. 가변길이 복호기 블럭은 화상 헤더 이하의 압축된 비디오 비트 스트림인 슬라이스 헤더, 매크로 블럭 코드, 블럭 코드 등의 비트 열을 국제 표준에서 제공하는 VLC(Variable Length Code) 테

이블에 근거하여 8x8 데이터 블럭으로 복원한 데 이타로, 부호화 과정에서 제거된 공간적 중복 복원과 현재 프레임과 이전 프레임의 움직임의 차이 정보인 움직임 벡터를 추출하여 시간 중복 복원 기능을 수행한다.^[4,5]

복원된 8x8 블럭은 역양자화를 통해 역이산여현 변환기로 보내지고 움직임 벡터 정보에 의해 움직임 보상을 한다. 역양자화는 가변길이 복호화된 데 이타를 이산여현 변환 계수로 복원하는 부분으로서 가변길이 복호기에에서 출력된 데이터를 양자화 확장변수와, 양자화 테이블을 이용하여 이산여현 변환 계수로 복원한다. 역양자화에서 이용되는 테이블은 영상이 인트라 모드(I)와 비 인트라 모드(P 또는 B)에 대하여 통계학적 성질의 차이가 있으므로 인트라 화상용과 비 인트라 화상용으로 구별된다.

역이산여현 변환기 블럭은 역양자화된 주파수 영역의 블럭 데이터를 받아서 역이산여현 변환을 하여 8x8 블럭을 형성한 후 움직임 보상 블럭으로 보내진다. MPEG-2에서는 이산여현 변환 계수의 입력 순서로 지그재그 스캔(zig-zag scan)뿐 아니라 임의의 용용에 따라 변형 스캔(alternate scan) 방식을 사용한다.^[1,2](그림 4a, 그림 4b 참조)

움직임 보상 블럭은 메모리로부터 기준 프레임 블럭 데이터를 받아서 가변 길이 복호기 블럭에서 추출한 움직임 벡터 정보를 가지고 반 화소 늘림

(half-pixel interpolation)을 수행한 다음 역이산여현 변환기 출력 데이터인 계수 데이터와 병합하여 최종 복호화된 화소를 복원한 데이터를 메모리의 화상 버퍼에 저장하는 것이다.

일반적으로, 최종 복호화된 화소를 복원하기 위해 각 블럭으로부터 여러 가지의 예측 모드(prediction mode)를 생각할 수 있다. 1) 인트라 부호화된 매크로 블럭인 경우에, 예측 매크로 블럭은 “0”이며, 경우에 따라서 “숨김 벡터”인 움직임 벡터를 포함할 수도 있다. 2) 블럭이 부호화 되지 않은 경우 또는 매크로 블럭이 빠져있거나 특정 블럭이 부호화 되어 있지 않는 경우에는 계수 데이터가 없다(즉 IDCTout=0). 따라서 복호화된 화소는 단순히 예측 프레임 화소와 일치한다. 3) 매크로 블럭이 부호화 되었을 경우는 계수 데이터와 예측 매크로 블럭의 합성으로 복호화된 화소가 구해진다. 예측 모드는 필드 예측과 프레임 예측 모드가 있다. 필드 화상인 경우는 모든 예측 모드가 필드 예측 모드이지만 프레임 화상인 경우는 필드 예측과 프레임 예측 모드 둘 다 가능하다. 이외에도 MPEG-2는 16x8 움직임 보상 모드와 작은 차이 벡터를 이용한 이중-프라임 모드를 지원한다(오직 P-화상에서만 가능).^[2]

5. 메모리 제어 유니트

앞절에서 언급한 바와 같이 MPEG-2 복호기는

		[U]								
		0	1	2	3	4	5	6	7	
		0	0	1	5	6	14	15	27	28
		1	2	4	7	13	16	26	29	42
		2	3	8	12	17	25	30	41	43
		3	9	11	18	24	31	40	44	53
		4	10	19	23	32	39	45	52	54
		5	20	22	33	38	46	51	55	60
		6	21	34	37	47	50	56	59	61
[V]		7	35	36	48	49	57	58	62	63


〈그림 4a〉 Zig-zag Scan

		[U]								
		0	1	2	3	4	5	6	7	
		0	0	4	6	20	22	36	38	52
		1	1	5	7	21	23	37	39	53
		2	2	8	19	24	34	40	50	54
		3	3	9	18	25	35	45	51	55
		4	10	17	26	30	42	46	56	60
		5	11	16	27	31	43	47	57	61
		6	12	15	28	32	44	48	58	62
[V]		7	13	14	29	33	45	49	59	63

〈그림 4b〉 Alternate Scan

압축 비트 데이터와 복원된 영상 데이터를 저장하기 위하여 외부 전용 메모리를 사용한다. HDM8211M의 메모리 제어 유니트는 전용 메모리로 사용하는 표준 60ns 고속 페이지 모드 DRAM의 어드레싱과 제어를 위한 신호를 만들어 주며, 다양한 비디오 해상도, 버퍼링 요구 및 중첩 화상의 해상도 등을 고려하여 8메가에서 32메가까지의 외부 메모리를 지원할 수 있도록 설계되었다. 메모리 제어 유니트의 기능은 여섯 가지로 구성된다. 외부 저장 매체로부터 입력되는 압축 비트 데이터를 외부 전용 메모리에 저장하는 기능, 헤더 분석과 가변길이 복호기를 위해 저장된 압축 데이터를 읽는 기능, 움직임 보상을 위한 복원된 영상 데이터를 읽는 기능, 복원된 영상 및 음성 데이터를 저장하는 기능, 지정된 디스플레이 형태에 맞게 복원된 영상 데이터를 읽는 기능과 마지막으로 외부 전용 메모리를 자동적으로 리프레시(refresh)하는 기능을 갖는다. 그럼 5는 메모리 제어기 구조를 나타내고 있다.^[4]

어드레스 발생 데이터패스(address generation datapath) 블럭은 어드레스 오프셋 계산과 계수워드(counting word) 전달 기능을 수행하고 M_버스 제어기는 조정(arbitration) 블럭에서 선별된 최상위 순위 리퀘스트(highest priority request)를 샘플링하고 그에 상응하는 제어 상태에 연결하는 기능을 한다. 표식 정보를 기본으로 하여 레지




〈그림 5〉 메모리 제어기의 구조

스터 파일에서 적절한 어드레스를 선택하고 이것을 메모리 어드레스 증가 레지스터에 저장한다.

조정 블럭은 전달 데이터를 메모리부터 읽거나 쓸 수 있게 최상위 순위 채널을 나타내도록 15개 채널을 부호화 하는 기능을 한다. DRAM 타이밍 제어기 블럭은 읽기 주기(read cycle), 쓰기 주기(write cycle), CAS, RAS 신호 등을 조절하며 DIO에서는 M_버스를 통하여 데이터를 읽기/쓰기와 외부 메모리에 데이터 읽기/쓰기 동작을 수행하는 데이터패스 기능을 수행한다. 그럼 6은 HDM8211M의 전용 메모리 구성을 나타내고 있다. 이는 8Mbit에서 32Mbit 사이까지 구성 가능하며 중첩 화상이나 압축 데이터 버퍼 및 프라이빗 데이터 버퍼 등의 크기에 따라 변형이 가능하다. 음성 버퍼는 1K 바이트로 구성되어 있고 압축 데이터 버퍼는 최소 크기를 가지지만 만약 별도의 메모리가 시스템 설계 시 첨가되었다면 시스템 설계자에 의해 확장될 수 있다.

일반적으로 MPEG 칩의 용용시 요구되는 최소 메모리 크기는 주로 비디오의 해상도와 포맷에 의해 결정된다. 그 이유는 데이터 복원 과정 중 메모리에 저장되는 세 개의 비디오 프레임이 거의 메모



〈그림 6〉 메모리 맵

(표 1) MPEG-2 복호기의 최소 메모리 크기

Format	Resolution	Chroma Sampling	Memory Size(Mbits)
NTSC Reduced Memory Mode	360 x 480	4 : 2 : 0	8
NTSC	720 x 480	4 : 2 : 0	16
PAL	720 x 576	4 : 2 : 0	20

리 크기의 2/3를 차지하기 때문이다. 표 1에 각 비디오 표준 포맷과 해상도에 따른 최소 메모리 크기를 보인다. 각각의 경우 압축 데이터 버퍼, 프라 이빗 데이터 버퍼, 또는 중첩 화상 버퍼 크기를 늘려주기 위해 좀더 큰 메모리가 추가될 수도 있다.

이 표에서 색도 샘플링의 비가 4 : 2 : 0인 것은 수평 및 수직 방향으로 각각 휘도(휘도) 샘플의 반만큼의 샘플이 요구되기 때문이다. 프레임 버퍼에 저장된 4 : 2 : 0의 색상 비는 MPEG에 정의된 색상 샘플링 비와 일치한다.^[1,2]


6. 오디오 유니트

HDM8211M은 ISO11172-3(MPEG-1 오디오)^[1]과 ISO 13818-3(MPEG-2 오디오)^[2] 스테레오 오디오의 계층 1 또는 계층 2 포맷을 만족한다. 또한 한 좀더 낮은 샘플링율의 MPEG-1 오디오 확장 모드를 지원한다. MPEG-2 오디오의 경우 다중 채널 오디오 중 스테레오 채널 쌍만 복호화되고 재생되도록 설계되어 있다.

그림 7은 오디오 유니트의 블럭도이다.^[4] 오디오

유니트는 합성과 윈도우잉(windowing) 유니트로 구성되어 있다. 합성 유니트는 샘플 분석, 역양자화와 서브밴드 필터링을 수행한다. 윈도우잉 유니트는 MPEG에서 규정한 윈도우잉 함수와 이득 조정 기능을 한다. 한편 RISC 프로세서를 이용하여 마이크로코드에서는 비트 할당 필드(bit allocation field)와 크기 조절 변수 필드(scale factor field)를 처리한다. 합성 유니트가 먼저 512 오디오 샘플을 계산한다. 이것은 윈도우잉 유니트가 샘플 S(i, i+511)을 출력할 때 합성 유니트에서는 S(i+512, i+512+511)을 계산하도록 하는 것이다. 따라서 윈도우잉을 수행하기 위해 1K 바이트 메모리가 필요하다.

오디오 PCM 인터페이스는 다양한 오디오 D/A 변환기를 사용할 수 있도록 재구성 가능한 직렬 인터페이스를 제공한다. 시스템 설계시 융통성을 가질 수 있도록 프로그램 가능 지수 분리 기능을 이용 오디오 입력 클럭으로부터 오디오 비트 샘플링 클럭을 추출해 낸다. 지원 가능한 샘플링 클럭 주파수는 48KHz, 44.1KHz, 32KHz, 24KHz, 22.05KHz, 및 16KHz이다. 오디오 비트 샘플이 직렬 인터페이스를 통해서 출력되는 순서는 MSB 우선 또는 LSB 우선 둘 다 가능하다. 샘플 당 비트 수 또한 16-비트 또는 18-비트로 프로그램 가능하다. 16-비트 모드에서, 샘플 당 클럭 사이클 수는 16이다. 18-비트 모드의 경우, 클럭 사이클 수는 24이며 샘플 비트는 앞 18 클럭에서 발생하거나 뒤 18 클럭에서 발생할 수 있도록 조정 가능하다.



(그림 7) 오디오 유니트의 블럭도

7. 비디오 출력 유니트

HDM8211M은 ISO 11172-2(MPEG-1 비디오)^[1] “constrained bit stream” 비디오 데이터와 ISO 13818-2(MPEG-2 비디오)^[2] “main profile/main level” 비디오 데이터를 복호화 한다. 비디오 복호기는 입력 비트 스트림의 포맷을 자동 검색하여 MPEG-1 비디오 데이터에 대해서는 최고 SIF 해상도를 갖고 30Hz 프레임 율에 4:2:0의 색상 축소(color decimation)비를 지닌 소스를 복호화하고 MPEG-2 비디오 데이터는 720×480×30Hz(NTSC) 또는 720×526×25Hz(PAL) 해상도의 4:2:0 색상 축소비를 가진 소스를 복호화 한다.^[1,2]

비디오 디스플레이 인터페이스는 동화상과 중첩 화상을 합성하여 즉각 아날로그 변환이 가능하도록 준비된 디지털 비디오 출력을 만든다. 이 디지털 비디오 출력은 D/A 변환기와 디지털 혼성(composite) 부호기에 직접 연결 가능하도록 설계되어 있다.

4:2:0 색상 서브샘플링의 결과에 따른 색상 축소를 보상하기 위해 동화상의 Cr, Cb 성분의 수직 재샘플링 기능이 지원된다. 수직 색상 재샘플링은 MPEG 표준에 규정된 대로 색상 샘플은 주사선의 중간에 존재한다는 사실에 근거하여 주변 주사선으로부터 Cr, Cb 성분의 선형 블립(linear interpolation) 방식으로 수행된다. 그러나, 휴드 성분의 수직 재샘플링은 지원되지 않는다. 주사선 배가(line doubling) 기능은 MPEG-1 SIF 해상도를 NTSC 출력장치로 디스플레이 할 경우와 같이 필요한 경우 수행 가능하다.

동화상 화소의 재샘플링을 위해 프로그램 가능한 수평 필터가 사용되며 수평 화소를 재샘플링 함으로써 동화상 비디오 폭의 확장과 축소 효과를 실현할 수 있다. 수평 재샘플링은 32-탭 FIR 필터를 사용하여 Y, Cr, Cb 성분에 대해 수행한다. 이 필터는 특정한 화소 비에 제약받지 않고 임의의 크기로 동화상 비디오 폭을 구현할 수 있도록 한다. 비디오 폭 확장을 위해, 필터는 임의의 수의 화소 입력을 받아들여 최고 768개까지 출력 화소 수를 늘린다. 축소 시는 임의의 수의 입력 화소를 줄여서 임의의 보다 적은 화소 출력을 내보낸다. 단, 이때의 출력 화소 수는 입력 화소 수의 1/2를 넘을 수 없다.


재샘플링 정도는 HDM8211M 펌웨어(firmware)를 이용하여 자동으로 결정되고 조정된다. 재샘플링 비율을 결정하는 변수는 색상 서브샘플링 모드 와 동화상

화소의 가로 세로 비, 디지털 비디오 출력 모드 및 디스플레이 화소의 가로 세로 비 등이다. 이 변수는 비트 스트림으로부터 추출되거나 MDI 라이브러리 루틴을 통하여 쓰여진다.

8. 중첩 화상 유니트

HDM8211M은 비디오와 합성되는 중첩 화상을 지원함으로써 인터액티브 그래픽과 동화상 비디오를 동시에 제공할 수 있다. 중첩 화상 프레임 버퍼의 수평 수직 화소 수와 화소의 색상도(color depth)는 프로그램 가능하다. 색상도는 한 화소 당 1, 2, 또는 4비트로 설정될 수 있다. 수평 수직 화소 수는 각각 최고 768과 576개까지 프로그램 가능하다. 그밖에 중첩 화상 프레임 버퍼는 수평 수직 방향으로 2배까지 줌(zoom)이 가능하다. 줌 기능은 메모리 절약 기능으로 포함되어 있으며 간단한 화소 치환 방식으로 구현한다.

1, 2 또는 4비트 중첩 화상의 화소 값은 16워드 CLUT(Color Look Up Table)을 통하여 24비트의 Y, Cb, Cr 색상 값으로 변환된다. 그럼 8은 CLUT를 이용한 화상 중첩 과정을 보인다. CLUT는 총 28비트로 구성되며, 처음 24비트는 4비트 중첩 화상 지수를 적당한 Y, Cr, Cb 값으로 변환하고 다음 3비트는 중첩 화상과 동화상의 중첩(overlap) 투명도를 조절하는데 사용된다. 28번째 비트는 비디오 데이터 신호의 Hi-Z 상태를 조절한다. 이 트라이 스테이트(tri-state) 기능은 PIP(Picture-In-Picture) 또는 MPEG-2 복호



〈그림 8〉 Color Look Up Table을 이용한 화상 중첩

기의 비디오 출력이 다른 화소 스트림과 합성될 때
와 같은 응용 시 매우 유용하다.^[3]

III. FIRMWARE

HDM8211M은 마이크로코드 구조를 사용함으로써 MPEG 오디오, 비디오, 및 시스템 복호기를 단일 칩으로 구현 가능하게 하였다. 펌웨어(firmware)는 전용 메모리에 저장되어 복호기 내부의 RISC 코어를 운용하며 하드웨어와 함께 복호화와 동기화를 수행한다. 펌웨어는 발생 빈도가 낮은 MPEG 비디오 및 오디오 구문을 복호화하고 복호기 내부의 데이터 흐름의 일부를 책임진다.

1. 시스템 스트림 복호화

HDM8211M은 비디오와 오디오 각각의 기본 스트림뿐만 아니라 비디오, 오디오 및 시스템 신호가 합성된 MPEG-1 및 MPEG-2 비트 스트림에 대해 동작한다. 입력 스트림에 포함되는 기본 스트림은 밴드 폭이 45Mbps/sec를 초과하지 않는 한 개수에 제약을 받지 않는다. 시스템 복호기는 최고 네 개까지의 기본 스트림(오디오, 비디오, 프라이빗 1, 프라이빗 2)에 대해 신호 분리와 패킷 추출을 수행하고 다른 패킷들을 버린다. 이 시스템 복호기는 또한 MPEG-1 시스템 또는 MPEG-2 프로그램 스트림을 위한 SCR(System Clock Reference)이나 MPEG-2 전송(transport) 스트림을 위한 PCR(Program Clock Reference)을 추출한다. 그리고 펌웨어는 MPEG-2에 규정된 모든 프로그램 ID, 테이블 ID 및 다른 필드를 읽는다.

시스템 스트림으로부터 추출된 패킷은 다섯 개의 각기 다른 압축 데이터 버퍼에 각 PID 별로 저장되며 패킷 헤더를 포함한 전체 패킷은 압축 데이터 버퍼에 저장되어 시각 스템프(time stamp)가 비디오와 오디오 복호기를 통과할 수 있도록 한다. 프라이빗 데이터는 테이블 ID 및 데이터 길이 정보와 함께 전용 메모리의 프라이빗 1 또는 프라이빗 2 버퍼 내에 저장되어 호스트 프로세서에 의해

읽혀지고 수행된다.

2. 오디오, 비디오 및 시스템 동기화

오디오와 비디오 신호간 동기와 버퍼 관리는 MPEG에 규정된 STC(System Time Clock) 방식에 따라 수행된다. STC는 27MHz 시스템 클럭주파수의 1/300 속도로 증가하는 타이머이다. STC는 SCR 또는 PCR에 의해 초기화 되며 비디오와 오디오가 일치되는 순간의 시각 스템프의 기준이 된다.

비디오는 화면의 PTS(Presentation Time Stamp) 값이 STC 값과 일치할 때 화면을 디스플레이 함으로써 동기화 된다. 이와 유사하게, 오디오의 동기화 또한 오디오의 PTS 값과 STC 값이 일치할 때 오디오를 출력함으로써 가능하다. 시작 또는 채널 변경을 할 때, 먼저 STC가 PCR 또는 SCR 값에 맞춰 기록되고, 칩의 STC_CLK와 AUDIO_CLK 핀(pin)은 외부 PLL에 의해 고정(locking)된다. 다음에, 펌웨어는 들어오는 오디오와 비디오 프레임의 PTS를 이용해 처음 프레임을 제공할 시기를 결정한다. STC_CLK와 AUDIO_CLK 핀이 비트 스트림의 타이밍 정보에 의해 동기 되면 재생은 클럭이 고정된 상태에서 이루어진다. 그리고, 재생 지연을 프로그램화하여 외부 시스템 지연을 보상할 수 있다.^[1,2]

MPEG-2 규격에서는 오디오, 비디오, 비디오 비트 스트림의 동기화가 한번 설정되면 계속 유지되도록 오디오와 비디오 클럭이 압축 데이터의 타이밍 정보에 위상 동기(phase lock) 되기를 요구한다. 만약 출력 샘플과 입력 데이터가 완벽하게 위상 동기 되지 않으면 압축 데이터 버퍼의 언더플로우 또는 오버플로우가 발생할 수 있다. 예를 들어, 오디오 압축 데이터 버퍼에 오버플로우나 언더플로우가 발생되었다고 하면 PCM 샘플을 삭제시키거나 복제하여 보상해야 한다. 마찬가지로, 비디오 압축 데이터 버퍼에서 오버플로우 또는 언더플로우가 발생하면 모든 화상 프레임이 삭제되거나 복제되어야 한다.

3. 비트 스트림 시작코드 검출 및 에러 정정

시작 코드는 특정 지점을 제외한 비트 스트림 상의 어떤 위치에서도 발생할 수 없는 짧은 비트 시퀀스로서, 시작 코드 이후의 비트 스트림에 대해 이전 스트림의 내용과 무관하게 분석할 수 있도록 구분하는 역할을 한다. 응용에 따라서는 비트 스트림의 중간 지점에서 분석이 필요하기도 하는데, 예를 들면 프로그램 중간에 TV 채널을 튜닝할 때라든지 비트가 손실되어 에러 정정이 필요할 때이다.

시작 코드 검출은 시스템, 오디오, 비디오, 프라이빗 스트림 각각에 대해 수행되어야 하는데 시스템 복호기가 새로운 비트 스트림을 분석할 때, 적절한 시작 코드를 찾을 때까지 모든 입력 데이터를 검사한다. 두 개의 연속적인 시작 코드를 찾으면, 두 번째 시작 코드를 유효한 시작 코드로 간주하고 패킷을 각각의 압축 데이터 버퍼에 분리 저장한다. 시스템 스트림에 SCR 또는 PCR 필드가 나타나면, 이 값을 STC 타이머에 기록한다.


비디오와 오디오 복호기는 각각 고유의 시작 코드를 검출한다. 각 복호기는 시작 코드를 찾을 때 까지 입력 데이터를 버리다가 검출 이후부터 비트 스트림을 분석한다. 또한, 패킷 헤더에 있는 PTS 필드를 이용하여 오디오 샘플과 비디오 화상의 재생을 동기화 시킨다.

만일 비디오와 오디오 복호기가 비트 스트림에서 구문 에러를 발견하게 되면 비트 에러가 있다고 가정하고 다음 시작 코드를 찾는다. 손실 정도에 따라 부분적 복원이 가능하긴 하지만 최악의 경우 모든 복호화된 샘플을 포기하고 다시 시작해야 한다. 일반적으로 비디오 복호기는 마지막 화상을 반복 디스플레이 하여 에러 정정을 수행하며 오디오 복호기는 마지막 오디오 프레임을 반복하여 에러 정정을 수행한다.

시스템 복호기에서 구문 에러가 발견되면, 패킷 분리를 멈추고 다시 시작 코드 검출 과정을 수행한다. 일단 올바른 분석이 이루어지면 다시 패킷 분리를 수행한다. 이때 몇 개의 패킷이 손실되었는지도 모르므로, 비디오, 오디오 복호기 역시 구문 에러를 찾아서 에러 정정을 한다.

IV. 소프트웨어

HDM8211M 하드웨어를 제어하는 소프트웨어는 계층적 접근 방식을 사용하여 설계되었다. 최저 계층에 내부의 MicroSPARC RISC 코어를 구동하는 펌웨어가 있다. 그 다음 계층은 현대전자에서 제공하는 MPEG 디바이스 인터페이스(MDI) 라이브러리이다. 디바이스 드라이버는 HDM8211M 하드웨어와 펌웨어간의 상호 작용을 위하여 MDI 라이브러리를 불러 사용한다. 최상위 계층은 응용 계층이다. 그림 9는 하드웨어 제어에 필요한 소프트웨어의 계층을 보인다.^[3]



〈그림 9〉 소프트웨어 계층도

펌웨어는 전용 메모리에 저장되어 칩을 초기화 하며 클럭 복원과 같은 여러 기능들뿐만 아니라 MPEG 복호 기능의 고위 단계들을 구현하기 위한 HDM8211M 하드웨어와 함께 동작한다.

MDI 라이브러리는 HDM8211M의 초기화와 제어에 사용되는 제어 루틴의 한 그룹이다. MDI 라이브러리는 포터블 C로 쓰여져 있으며 시스템 디바이스 드라이버의 일부로서 컴파일 된다. MDI 제어 루틴들은 호스트 시스템과 HDM8211M 사이의 주 소프트웨어 인터페이스로서, 복호기 칩의 하드/소프트 레지스터들에 접속할 수 있다.

V. 결 론

최근 들어 MPEG-2 복호기를 사용한 많은 멀티미디어 시스템 개발이 추진되고 있으나, 비디오, 오디오, 시스템 각각의 복호화를 담당하는 칩이 별개로 구성되어 있어 시스템 설계에 많은 제약이 되어 왔다. HDM8211M MPEG-2 복호기는 종래 3~4개의 칩이 담당하던 비디오와 오디오 신호의 복호화, 시스템 신호의 분리 및 시스템 제어 기능을 단일 칩으로 구현하여 칩 가격을 낮추고 시스템 설계를 용이하게 하였다. 또한 MicroSPARC RISC 프로세서를 내장한 마이크로코드 구조로 설계하여 펌웨어로 하여금 하드웨어와 입력 비트 스트림의 복호 기능을 분담하는 한편, 시스템 응용 시 시스템 설계자가 원하는 사양을 쉽게 구현할 수 있도록 융통성을 부여하였다.

HDM8211M이 개발됨으로써 향후 케이블 또는 위성 수신용 셋탑 박스, 통신 시스템, 디지털 비디오 디스크 플레이어를 위한 멀티미디어 시스템, 개인용 컴퓨터, 가라오케 등 MPEG-2 복호기의 응용 시스템 개발이 활성화될 것이다.

참 고 문 헌

- [1] MPEG-1 IS, "Information Technology-Coding of Moving Pictures and Associated Audio for Digital Storage Media at up to 1.5Mbit/s," ISO/IEC 11172-1,2,3, 1993.
- [2] MPEG-2 DIS, "Information Technology-Coding of Moving Pictures and Associated Audio," ISO/IEC 13818-1,2,3, 1994.
- [3] "HDM8211M User's Manual of MPEG-2 Audio, Video, and System Decoder," Hyundai Electronics Inc., Oct. 1994.
- [4] "HDM8211M Technical Report of MPEG-2 Audio, Video, and System Decoder," Hyundai Electronics Inc., Nov. 1994.
- [5] M. T. Sun, K. M. Young and K. H. Tzou, "A High-Speed Programmable VLSI for Decoding Variable-Length Code," Proc. of the SPIE's 33rd Annual International Symposium, Aug. 1989.

저자 소개



金 太 根

1955年 12月 9日生

1979年 2月 서울 대학교 공과대학 전자공학과(학사)

1981年 8月 서울 대학교 대학원 전자공학과(석사)

1988年 12月 Texas A&M University 대학원 전자공학과(박사)

1989年 3月~1993年 12月 현대전자 반도체 연구소(책임 연구원, 수석연구원)

1994年 1月~現在 현대전자 반도체 제2연구소(수석 연구원)

주관심 분야 : Digital Signal Processor 설계, Mixed Analog/Digital VLSI 설계