

# 광통신용 HBT LD 구동 회로의 대역폭 개선을 위한 버퍼 구조에 관한 연구

(A Study on Buffer Structures to Improve  
the Bandwidth of HBT LD Driver for Optical  
Communication)

奇鉉哲

(Hyeon Cheol Ki)

## 요약

HBT LD 구동 회로에서 HBT의 속도 특성은 매우 저하되고 있었으며, 이는 주로 LD 구동단 HBT에 인가되는 신호의 소스 저항(RS)에 기인했다. 이미터 폴리워 버퍼 구조를 개선함으로써 LD 구동 회로의 대역폭을 2~5GHz 개선할 수 있었다. 그러나 이미터 폴리워 구조의 특성상 RS 증가에 따라 대역폭이 급격히 저하되어 RS 값이 클 경우 오히려 LD 구동 회로의 대역폭을 저하시켰다. 이 문제를 해결하는 방법으로 HBT의 콜렉터 기생 용량의 새로운 충·방전 경로를 갖는 새로운 구조의 버퍼를 제안했으며 RS>100Ω 인 영역에서 이미터 폴리워구조의 버퍼에 비해 우수한 대역폭 개선 특성과 양호한 이득 특성을 보였다.

## Abstract

In LD driver with HBT's, the speed characteristics of HBT's are deteriorated very much mainly due to the source resistance(Rs) of the signal applied to the LD driving HBT. We improved the bandwidth of LD driver by 2~5GHz with modifications of EF buffer. Because the modified buffers are composed of EF structure, their bandwidths are decreased rapidly as Rs is increased. When Rs is large these buffers decrease the bandwidth of the LD driver rather than increase it. To solve this problem, we propose a new buffer structure which contains new charging and discharging path for the parasitic collector capacitance of the HBT. For Rs>100Ω, it shows superior characteristics of improving bandwidth to the EF buffers. It also shows good gain characteristics.

## I. 서 론

최근 광대역 통신 시스템 실현을 위한 고속 집적회로에 대한 연구가 활발히 진행되고 있으며 이들 시스템에 요구되는 초고속 특성을 효율적으로 만족시키기

\* 正會員, 嶧園大學校 電子工學科

(Dept. of Elec. Eng. Kyungwon Univ.)

接受日字: 1994年12月8日, 수정완료일: 1995年5月1日

위해 화합물 반도체로 이루어진 초고속 소자들의 적용에 대한 연구가 빈번히 보고되고 있다<sup>[1-4]</sup>. 광통신 시스템 중 LD(Laser Diode) 구동 회로는 고속 특성과 아울러 비교적 큰 전류 구동 능력이 필요로 되는 부분으로 HBT(Heterojunction Bipolar Transistor)가 그 특성상 가장 적합한 소자로 평가되고 있다<sup>[5-6]</sup>. HBT는 기존의 BJT에 비해 고속 스위칭 특성의 장점이 있는 반면, 전류 이득이 작고 BJT와 구조상의 차

이등으로 인해 실제 회로로 적용시 고속 특성이 심하게 제한되는 경향이 있다.

본 논문에서는 HBT로 LD구동 회로를 설계했을 때 회로 내에서 HBT의 고속 특성을 제한하는 요인에 대해 분석하고 이러한 문제를 극복하여 LD 구동 회로의 대역폭을 개선하는 방안을 제시하고자 한다.

LD 구동 회로는 크게 제한 회로와 LD를 직접 변조하는 구동 회로로 구분된다. 제한 회로는 신호 제한과 아울러 오프셋(off-set) 레벨을 자동 조절하는 기능을 하고 있으며, 큰 전류 구동이 필요하지 않고 부채환 회로 등을 사용함으로써 넓은 대역폭을 유지하기가 비교적 용이하다. 한편, 구동 회로의 경우 큰 전류 구동을 필요로 하고 있진 하지만 부하가 LD로서  $25\Omega$ 의 작은 부하 저항값을 갖으므로 HBT의 고속 특성이 비교적 잘 활용되어 고속 변조가 가능하다. 그러나 이 두 회로가 연결될 경우 전체 LD 구동 회로의 주파수 특성은 현저히 저하된다. 이는 두 회로의 사이에서 중계 역할을 해주고 있는 이미터 폴리워 버퍼 기능에서 발생하는 문제로 간주할 수 있으며 HBT LD 구동 회로의 대역폭 특성에 미치는 버퍼 회로의 지대한 영향을 암시하고 있다. 따라서 본 논문에서는 버퍼 회로에 초점을 두어 HBT LD 구동 회로의 대역폭 개선 방법을 모색했고 이미터 폴리워 버퍼 구조를 일부 개선함으로써 대역폭을 상당량 향상시킬 수 있음을 보였다. 그러나 이미터 폴리워 구조의 근본적 문제점인 소스 저항 증가에 따른 현격한 대역폭 감소 문제는 해결될 수 없었으며, 이 문제 극복을 위해 새로운 충·방전 경로를 갖는 새로운 구조의 버퍼를 제안하였다.

## II. HBT LD 구동 회로의 대역폭 특성

HBT LD 구동 회로의 간략화된 구성을 그림 1(a)에 보였다. 제한 회로는 입력 신호를 제한하는 기능과 아울러 오프셋(off-set) 자동 조절 기능을 하고 출력은 이미터 폴리워 버퍼를 거쳐 LD(Laser Diode)를 구동하는 차동 증폭 형태의 구동 회로로 인가되고 있다.

LD 구동 회로의 대역폭 특성을 분석하기 위해 그림 1(b)에서와 같이 대역폭 제한에 주된 역할을 하는 회로 부분만을 고려할 수 있도록 제한 회로단까지는 테브냉(Thevenin)등가 시켰다. LD 구동 회로의 차동 증폭단은 교류 등가를 고려하여 에미터 공통 회로로 표현함으로써 극단적으로 간략화 하되 기본 특성은 충실히 표현될 수 있도록 등가화 하여 회로 분석의 효율성을 기했다.

LD 구동 회로의 실제 시스템 적용시 레이저 다이오

드는  $25\Omega$  전송선을 통해 칩 외부에서 연결하여 사용하도록 되어 있으며,  $20\Omega$  저항을 직렬 연결하여 줌으로써 레이저 다이오드의 내부 저항  $5\Omega$ 과 함께  $25\Omega$  터미네이션(termination) 저항을 이루도록 하였다. 이 경우 부하는  $25\Omega$  저항으로 등가 되고 따라서 LD 구동 회로의 부하는  $25\Omega$  저항으로 표현된다. 본 회로에서 사용된 HBT에 대한 변수는 제작하여 얻어진 측정치로부터 SPICE 변수를 추출하여 얻어졌다.




그림 1. HBT LD 구동회로의 구조  
(a) 블럭도 (b) 간략화된 등가회로

Fig. 1. Structure of HBT LD Driver  
(a) Block diagram (b) Simplified equivalent circuit

### 1. HBT 소자의 특성

SPICE에서 사용한 HBT의 모델은 Gummel-Poon 모델로서 그림 2에 보였다. HBT 소자 자체의 대역폭 특성을 분석하기 위해 그림 2에서와 같이 에미터 공통 회로를 구성했으며 부하 저항(RL)은 레이저 다이오드를 연결했을 때의 등가 저항에 해당하는  $25\Omega$ 을 연결하였다. 기판과의 기생 용량 CJS를 무시하고 콜레터 접합 기생 용량 CJC를 Miller 정리로 근사화할 경우, 아래와 같이 전압 이득(Av) 및 3-dB 대역폭(BW)에 대한 수식을 얻을 수 있다.

$$A_v(S) = \frac{-g_m R_L}{SC_{in}(R_b + R_e) + 1 + g_m R_e + (R_b + R_e)/r_x} \quad (1)$$

$$\begin{aligned} BW &= \frac{1 + g_m R_e + (R_b + R_e)/r_x}{2\pi C_{in}(R_b + R_e)} \\ &= [2\pi C_{in}(r_x // \frac{R_b + R_e}{1 + g_m R_e})]^{-1} \end{aligned} \quad (2)$$

여기서,  $C_{in} = C_{je} + C_{jc}[1 + g_m(R_L + R_c + R_e)]$ ,  $r_x =$

에미터 접합의 저항이다.

식(2)로 부터 HBT의 대역폭을 증가시키기 위해선  $C_{in}$  과  $R_b$ 를 극소화하는 것이 매우 유리함을 알 수 있다.




그림 2. HBT의 등가회로 (Gummel-Poon Model)

Fig. 2. Equivalent circuit of HBT (Gummel-Poon Model)

그림 3은 HBT의 각 변수를 변화시켜 대역폭의 변동을 그림 2의 회로로써 SPICE 시뮬레이션하여 구해낸 결과로서 대역폭에 미치는 각 변수의 영향 정도를 보여주고 있다. 제작된 HBT의 변수를 100%로 하여 중·감으로 75% 만큼의 변화를 주었으며 BF(전류) 등,  $C_{JC}$ ,  $R_E$ ,  $R_C$ ,  $R_B$ 등의 순서로 영향이 큼을 알 수 있다. BF와  $R_E$ 의 변화에 의한 대역폭 개선은 이득 감소를 동반하므로 바람직하지 못하며,  $C_{JC}$ ,  $R_C$  및  $R_B$ 의 효과를 회로적으로 극소화할 수 있다면 대역폭 개선에 좋은 효과를 나타낼 수 있을 것이다. 한편 100%로 표현된 제작 HBT 자체의 대역폭은 37GHz로서 10GHz를 훨씬 넘고 있으므로 회로 설계시 HBT 자체의 특성을 저해시키지 않는다면 10Gbps의 LD 구동 회로는 용이한 일이 될 것이다. 회로 설계시 HBT 변수에 영향을 주는 것으로 부하 저항  $R_L$ 이  $R_C$ 와 직렬 연결되므로  $R_C$ 의 증가 효과를 생각할 수 있으나 LD 구동 회로에서는 부하 저항이 25Ω으로 고정되어 있고 이미 고려해서 특성을 구해 냈으므로 더 이상 문제가 되지 않는다. 한편 그림 2의 신호원  $V_s$ 는 회로 내에서 그 전단의 출력 신호를 표현한 것으로 테브냉 등가 전원으로 표현할 경우 소스 저항  $R_s$ 가 존재하며 이 값은 물론 그 전단의 출력 저항이 된다. 따라서 소스 저항  $R_s$ 는  $R_b$ 와 직렬 연결되므로 회로 설계시  $R_b$  저항 증가의 효과를 나타내어 대역폭 특성을 심하게 저해할

수 있다.




그림 3. HBT의 변수 변화에 따른 대역폭 특성

Fig. 3. Bandwidth characteristics depend on parameter variations of HBT

## 2. 소스 저항의 영향

그림 2의 회로에서 전원 전압  $V_s$ 에 소스 저항  $R_s$ 를 직렬로 삽입하여 소스 저항이 대역폭에 미치는 영향 정도를 살펴봤으며 그 결과를 그림 4의 NB 곡선으로 나타냈다. 소스 저항 증가에 따라 대역폭은 급격히 감소하여 소스 저항이 200Ω일 때 대역폭은 거의 5 분지 1 이하로 감소하고 있음을 알 수 있다. 감소 정도는 극히 작은 소스 저항 영역에서 특별히 심하여 소스 저항이 50Ω일 때 이미 대역폭은 1/3 정도로 저하되고 있다. 이는 HBT 자체의 고속 특성을 회로 내에서 실현하기 위해서는 소스 저항이 극히 작도록 설계함이 매우 중요함을 보여주고 있다. 그림 1의 LD 구동 회로 간략도는 그림 2의 회로에서 이미터 폴러워 버퍼가 삽입된 구조가 되고 있으며, 소스 저항 변화에 따른 대역폭 변화 특성을 그림 4의 1B 곡선으로 나타냈다. 이 미터 폴러워 버퍼는 소스 저항을  $1/\beta$  배로 감소시키는 기능을 하므로 소스 저항의 영향을 축소시키게 되며, 따라서 대역폭이 개선되는 특성을 보여주고 있다. 그러나 아직도 소스 저항에 의한 대역폭 저하 현상은 지대하여, HBT 자체의 고속 특성은 LD 구동 회로 내에서 제대로 실현되고 있지 못함을 알 수 있다. 따라서 HBT LD 구동 회로의 대역폭을 제한하는 주된 요인은 제한 회로의 출력 저항인 소스 저항( $R_s$ )이 되고 있으며 이 문제의 극복을 위해선 버퍼 구조에 대한 개선이 필요하다.




그림 4. 소스 저항이 대역폭에 미치는 영향  
Fig. 4. Effect of source resistance on the bandwidth

### III. 대역폭 개선을 위한 버퍼 구조

#### 1. 2단 버퍼

대역폭 개선을 위한 버퍼 구조는 앞절에서의 결과로부터 출력 저항이 극히 작은 구조이어야 한다. 버퍼의 출력 저항을  $R_{os}$ 라고 하면 이미터 폴러웨이 버퍼의 출력 저항은 식(5)의 수식으로 표현될 수 있다.


$$R_{os} \approx R_e + \frac{R_s}{\beta} \quad (5)$$

여기서,  $R_e$ 는 HBT 자체의 에미터 저항을 표현하고 있으며, 일반적으로 에미터 저항  $R_e$ 는 버퍼의 입력단에 연결되는 소스 저항  $R_s$ 에 비해 매우 작으므로 버퍼의 출력 저항은  $R_s$ 에 의해 좌우된다. 입력에 연결된 소스 저항  $R_s$ 는 식(5)에서 보였듯이 전류 이득  $\beta$ 에 의해 축소되어 버퍼의 출력단에 나타나므로, 전류 이득을 크게 할수록 소스 저항  $R_s$ 의 축소율이 커져서 버퍼의 출력 저항이 감소하게 된다. 그림 5(a)의 2B로 표시된 회로는 이미터 폴러웨이 회로를 2단 연속 연결하여 달링톤(Darlington)회로가 되도록 구성한 버퍼로서 출력 저항은 식(6)으로 표현된다.

$$R_{os} \approx R_e + \frac{R_s}{\beta^2} \quad (6)$$

이 경우 전류 이득이  $\beta^2$ 이 되므로 소스 저항 축소율이 더욱 커져서 출력 저항 값을 보다 더 작게 할 수 있다. 그림 5(b)는 그림 1의 LD 구동 회로도에서 버퍼로서 그림 5(a)의 2가지 구조를 취했을 때의 대역폭 특성을 보여주고 있다. 곡선 1B는 버퍼 구조를 이미터

폴러웨이 1단으로 구성했을 때의 특성으로서, 2단 버퍼 구조를 취할 경우 1단 버퍼 구조를 취하는 경우에 비해 2GHz 정도의 대역폭 개선이 이루어지고 있음을 볼 수 있다. 따라서 HBT를 사용한 회로의 경우 2단 버퍼를 사용하는 것이 대역폭 개선에 있어 매우 중요한 요소가 되는 것으로 판단된다.



(a)




그림 5. 2단 버퍼에 의한 LD 구동회로의 대역폭 특성  
(a) 버퍼 회로 (b) LD 구동 회로의 대역폭 특성

Fig. 5. Bandwidth characteristics of LD Driver with 2 stage buffer  
(a) Buffer circuit (b) Bandwidth characteristics of LD driver

한편, 소스 저항  $R_s$ 가 0일 경우 그림 5(b)에서 1단 버퍼와 2단 버퍼 구조의 대역폭 특성이 같아짐을 볼 수 있다. 식(5) 및 (6)에서  $R_s=0$ 일 경우 버퍼의 출력 저항  $R_{os}=R_e$ 로서 같아짐을 알 수 있으며 이로

인해 대역폭 특성도 같아지게 된다. 이는 소스 저항이 극히 작을 경우 HBT 소자 내의 에미터 저항이 LD 구동 회로의 대역폭을 제한하고 있음을 나타낸다. 따라서 소스 저항이 극히 작을 경우 대역폭 개선을 위해서는 HBT 소자 자체의 에미터 저항을 감소시키는것이 중요할 수 있음을 알 수 있다.

## 2. 극저 출력 저항 버퍼

그림 6(a)는 소스 저항이 극히 적은 경우 HBT 자체의 에미터 저항값 이하로 버퍼 출력 저항을 줄이기 위한 버퍼 구조이다. 2단 버퍼 구조에서 출력단 HBT를 2개 병렬 연결한 구조로서 출력 저항은 식(7)로 표현될 수 있다.


$$R_{os} \approx \frac{R_e}{2} + \frac{R_s}{\beta^2} \quad (7)$$

소스 저항  $R_s \approx 0\Omega$  경우  $R_{os} = R_e/2$ 로서 HBT의 에미터 저항값 이하로 버퍼의 출력 저항이 낮아질 수 있다. LD 구동 회로에서 버퍼로서 그림 6(a)의 구조를 취했을 때 그림 6(b)의 2B1P곡선으로 대역폭 특성을 나타냈다. 소스 저항이 극히 작은 경우 본 구조로써 5GHz 정도의 대역폭 개선을 얻을 수 있음을 보여 준다. 그러나  $R_s$ 가 증가함에 따라 대역폭 개선 정도는 급격히 감소하여  $R_s$ 가 80Ω정도에서는 그 효과가 사라지게 된다. 실제적인 실용성을 고려할 때 소스 저항이 50Ω이하에서 대역폭을 개선하는데 효과적인 버퍼 구조로 판단된다.

## IV. 새로운 버퍼 구조 제안 및 특성 분석

앞 장에서 언급한 3가지의 버퍼 구조는 그림 6(b)의 특성에서 볼 수 있듯이 모두 소스 저항이 증가함에 따라 LD 구동 회로의 대역폭을 개선하는 기능이 저하되게 된다. 극저 출력 저항 버퍼의 특성(2B1P곡선)은 소스 저항이 80Ω 정도에서 2단 버퍼 특성(2B곡선)과 같아지고, 2단 버퍼의 특성도 소스 저항 증가에 따라 1단 버퍼 특성(1B곡선)으로 접근하고 있다. 1단 버퍼의 경우도 소스 저항 증가에 따라 지속적으로 대역폭이 감소하고 있으며 버퍼가 없는 경우의 특성인 NB곡선으로 접근하고 있다. 이것은 위의 3가지 버퍼 구조의 기능상 한계를 의미하는 것으로 소스 저항이 매우 클 경우 앞서 언급한 모든 구조의 버퍼가 소스 저항에 의한 실하게 됨을 보여주고 있다. 그림 7은 부하 저항이 25Ω인 에미터 공통 회로와 에미터 폴리워 회로의 소스 저항 증가에 따른 대역폭 변동 특성을 보이고 있으며, 소스 저항이 280Ω 이상이 될 때 이미터 폴리워 회로

의 대역폭은 에미터 공통 회로의 대역폭보다 낮아지고 있다. 이것은 이미터 폴리워 구조의 버퍼를 사용할 경우 소스 저항이 280Ω 이상이 되면서 부터 버퍼 회로가 LD 구동 회로의 대역폭을 개선하는 것이 아니라 오히려 저해하고 있음을 나타낸다. 수백 Ω대의 소스 저항은 캐스케이드(cascade)회로 구성에서 흔히 나타날 수 있는 값으로서 이 대역에서의 버퍼가 현실적으로 더욱 중요할 수 있다. 그러나 이미터 폴리워 구조의 모든 버퍼는 근본적으로 이미터 폴리워의 특성을 그대로 지니므로 소스 저항 증가에 따른 현격한 대역폭 저하 특성을 피할 수 없다. 따라서 본 장에서는 큰 소스 저항 대역에서 대역폭을 개선할 수 있는 새로운 버퍼 구조를 제시하고자 한다.



(a)




그림 6. 극저 출력저항 버퍼에 의한 LD 구동회로의 대역폭 특성

(a) 버퍼 회로 (b) LD 구동회로의 대역폭 특성

Fig. 6. Bandwidth characteristics of LD driver with extremely low output resistance buffer  
(a) Buffer circuit (b) Bandwidth characteristics of LD driver




그림 7.  $R_s$ 에 따른 EF 버퍼와 CE 회로의 대역폭 특성

Fig. 7. Bandwidth characteristics of EF buffer and CE circuit depend on  $R_s$

### 1. 이미터 폴러워 버퍼의 대역폭 제한 요인

이미터 폴러워 버퍼가 소스 저항의 증가에 따라 LD 구동 회로의 대역폭을 오히려 제한하게 되는 특성을 분석하기 위해 그림 2의 HBT 등가 회로를 사용하고자 한다. 편의상 콜렉터 저항  $R_c$ 와 부하 저항  $R_L$ 을 합하여  $R_L$ 로, 베이스 저항  $R_b$ 와 소스 저항  $R_s$ 를 합하여  $R_s$ 로 표현하고 HBT 내부의 에미터 저항과, HBT 외부의 에미터 단자에 연결된 에미터 저항을 합하여  $R_e$ 로 표현하여 시상수 방법(time constant method)을 써서 대역폭(BW)를 구하면 아래의 식(8)과 같은 수식을 얻을 수 있다.

$$BW = \left[ \frac{(R_s + R_e)r_\pi}{R_s + r_\pi + (1 + \beta)R_e} C_{je} + \left\{ \frac{R_s(r_\pi + (1 + \beta)r_e + \beta R_L)}{R_s + r_\pi + (1 + \beta)R_e} + R_L \right\} C_{jc} \right]^{-1} \quad (8)$$

에미터 공통 회로의 경우  $R_e \approx 0$ 로 근사화할 수 있으므로 대역폭 BW(CE)는 식(9)과 같이 근사화될 수 있다.

$$BW(CE) \approx [r_\pi C_{je} + \{r_\pi + (1 + \beta)R_L\} C_{jc}]^{-1} \quad (9)$$

여기서 소스 저항 증가에 따른 대역폭 특성을 확인하기 위해  $R_s \approx \infty$ 로 놓으면 식(10)으로 표현된다.

$$BW(CE) \approx [r_\pi C_{je} + \{r_\pi + (1 + \beta)R_L\} C_{jc}]^{-1} \quad (10)$$

LD 구동 회로에서 부하 저항  $R_L = 25\Omega$ 으로 고정되어 있으므로  $R_s$ 가 매우 클 경우 대역폭은 거의 일정하게 된다. 따라서 에미터 공통 회로의 대역폭은  $R_s$ 가 증가함에 따라 초기에는 급격히 감소하나  $R_s$ 가 커짐에

따라 일정한 특성을 보이게 된다. 이미터 폴러워 회로의 경우  $R_L \approx 0$ ,  $R_e \approx \infty$ 로 근사화할 수 있으므로 대역폭 BW(EF)은 식(11)과 같이 근사화 된다.

$$BW(EF) \approx \left[ \frac{r_\pi}{\beta} C_{je} + R_s C_{jc} \right]^{-1} \quad (11)$$

따라서, 이미터 폴러워 회로의 대역폭은  $R_s$ 가 증가함에 따라 지속적으로 감소하여 그림 7에서의 결과와 같이 에미터 공통 회로보다 대역폭이 낮아지게 된다.  $R_s$ 의 증가에 따라 대역폭이 지속적으로 저하되는 데는 식(11)로부터 콜렉터 기생 용량  $C_{jc}$ 가 결정적인 영향을 주고 있음을 알 수 있다. 결국 이미터 폴러워 버퍼의  $R_s$ 증가에 따른 지속적인 대역폭 감소를 억제하기 위해서는 소스 저항  $R_s$ 와 콜렉터 기생 용량  $C_{jc}$ 의 시상수인  $R_s C_{jc}$ 를 회로적으로 억제시키는 형태로 버퍼 구조가 개선되어야 함을 알 수 있다.

### 2. 새로운 충·방전 경로를 갖는 버퍼 구조의 제안

이미터 폴러워 버퍼의 대역폭이 소스 저항  $R_s$ 에 의해 심하게 제한되고 있는 것은 식(11)이 보여주고 있듯이 소스 저항이 콜렉터 기생 용량  $C_{jc}$ 의 충·방전 경로가 됨으로써 시상수에 직접적인 영향을 주고 있기 때문이다. 콜렉터 기생 용량의 새로운 충·방전 경로를 제공할 수 있다면 소스 저항의 영향을 상쇄시킬 수 있을 것이다.

본 논문에서는 그림 8과 같은 버퍼 구조를 제안하여 소스 저항에 의한 버퍼 대역폭 저하를 완화시키고자 한다. 그림 8은 이미터 폴러워 회로 2단이 캐스케이드(cascade)된 구조로서 둘째단의 에미터와 첫째단의 콜렉터를 연결함으로써 콜렉터 기생 용량의 새로운 충·방전 경로를 제공하고 있다. 첫단 HBT(Q1)의 에미터 및 콜렉터 기생 용량을  $C_{je1}$  및  $C_{jc1}$  둘째단 HBT(Q2)의 에미터 및 콜렉터 기생 용량을  $C_{je2}$  및  $C_{jc2}$ 라고 표현하고 시상수 방법(time constant method)으로 대역폭(BW)을 구하면 식(12)로 구해진다.

$$BW = (R_{e1}^0 C_{je1} + R_{e2}^0 C_{je2} + R_{c1}^0 C_{jc1} + R_{c2}^0 C_{jc2})^{-1} \quad (12)$$

여기서

$$R_{e1}^0 = r_\pi(\beta+1)/(\beta^2+\beta+1)$$

$$R_{e2}^0 = r_\pi(\beta+1)/(\beta^2+\beta+1)$$

$$R_{c1}^0 = \{r_\pi + (R_{e1} + R_{b2} + r_\pi)(1 + \beta) + (R_{c1} + R_{e2})(\beta^2 + 1)\}/(\beta^2 + \beta + 1)$$




그림 8. 본 논문에서 제안한 버퍼 회로

Fig. 8. Buffer circuit proposed in this paper.

$$\begin{aligned} R_{cl}^0 &= (R_s + R_{b1} + R_{b2} + R_{c1} + R_{c2} + r_{zi}) \\ &\quad - (\beta^2(R_s + R_{b1} + r_{zi} + R_{c2}) - \beta(R_{c1} + R_{b2})) / (\beta^2 + \beta + 1) \end{aligned}$$

HBT Q1 및 Q2의  $r_{zi}$ ,  $R_b$ ,  $R_c$ ,  $R_e$ 의 변수가 서로 같고,  $\beta \gg 1$  라고 가정하여 식(12)를 근사화 함으로써 식(13)과 같이 간단한 수식을 얻을 수 있다.

$$BW \approx [ \frac{r_z}{\beta} C_{je1} + \frac{r_z}{\beta^2} C_{je2} + (R_c + R_e) C_{jc1} + (R_b + R_e + \frac{R_s}{\beta}) C_{jc2} ]^{-1} \quad (13a)$$

$$\approx [ \frac{r_z}{\beta} C_{je} + (R_c + R_b + 2R_e + \frac{R_s}{\beta}) C_{jc} ]^{-1} \quad (13b)$$

식(13a)로 부터 첫단 HBT의 콜렉터 기생 용량은 충·방전 경로에는 소스 저항  $R_s$ 가 사라져서 경로가 완전히 바뀌었음을 알 수 있다. 실제 경로는 둘째단 HBT의 에미터와 베이스 및 첫단 HBT의 에미터를 거쳐 첫단 HBT의 베이스로 도달하고 있으며 소스 저항의 영향으로부터 완전히 자유로워졌음을 보여주고 있다. 한편 둘째단 HBT의 콜렉터 기생 용량 충·방전 경로는 첫단 HBT의 에미터와 베이스를 거쳐 소스 저항을 경유하고 있으므로 소스 저항의 영향을 받고 있다. 그러나 첫단 HBT에 의해  $R_s/\beta$ 로 축소되고 있으므로 소스 저항의 영향 정도는 대폭 축소되고 있음을 볼 수 있다. 식(13b)를 기존의 이미터 폴리웨이 버퍼의 대역폭 특성인 식(11)과 비교하면 식(11)에서 소스 저항  $R_s$ 가 시상수에 직접적으로 영향을 주고 있는데 비해 식(13b)에서는 소스 저항  $R_s$ 가  $R_s/\beta$ 로 축소되어 시상수에 영향을 줌으로써  $R_s$  증가에 의한 대역폭 저

하가 완화됨을 알 수 있다.




그림 9. 제안된 버퍼의 대역폭 특성 (곡선 PB)

Fig. 9. Bandwidth characteristics of proposed buffer (curve PB).

그림 9은 소스 저항 증가에 따른 버퍼의 대역폭을 SPICE 시뮬레이션한 결과이다. 1B 및 2B로 표시된 곡선은 기존의 이미터 폴리웨이 구조의 버퍼로서 1B는 1단 버퍼, 2B는 2단 버퍼를 의미하고 있고 PB는 본 논문에서 제안한 버퍼의 대역폭 특성을 의미하고 있다. 소스 저항 증가에 따른 대역폭의 감소 특성에 있어 제안된 버퍼는 이미터 폴리웨이 구조의 버퍼에 비해 매우 완만한 변화를 보이고 있어 소스 저항의 영향이 현저히 감소했음을 알 수 있다. 한편 대역폭의 크기는 소스 저항이 대략 100Ω일 때를 기점으로 그 이상에서 제안된 버퍼의 대역폭 특성이 기존의 이미터 폴리웨이 구조의 버퍼에 비해 우수해지고, 소스 저항이 증가함에 따라 그 차가 더욱 커지고 있다. 따라서 제안된 버퍼는 소스 저항이 100Ω 이상으로 클 때에 그 효과를 발휘하게 됨을 알 수 있다. 소스 저항이 100Ω 이하로 작을 때에는 기존의 이미터 폴리웨이 버퍼가 대역폭 특성에 있어 더욱 우수하며 이는 소스 저항  $R_s = 0$ 일 때에 특성을 비교해 봄으로써 확인한 차를 볼 수 있다. 이미터 폴리웨이 버퍼인 식(11)에서  $R_s = 0$ 로 했을 경우 대역폭은  $(C_{je}/gm) - 1$ 인 반면에 제안된 버퍼의 대역폭은 식(13b)로 부터  $[C_{je}/gm + (R_c + R_b + 2R_e)C_{jc}] - 1$  됨으로써 아주 작은  $R_s$ 에서는 제안된 버퍼의 대역폭이 더 좁게 된다. 이것은 콜렉터 기생 용량의 충·방전 경로가 바뀜으로써 HBT의 기생 저항  $R_c$ ,  $R_b$  및  $R_e$ 를 거치게 되어 나타나는 현상으로서 이와 같은 기생 저항 성분을 감소시킬 경우 제안된 버퍼의 대역폭이 소스 저항의 전체 영역에 걸쳐 증가하게 되고, 경계가 되는 소스 저항 값도 100Ω 이하로 낮아질 수 있다.

제안된 버퍼가 실제 LD 구동 회로에 적용될 때 LD

구동 회로의 대역폭 특성을 보기 위해 그림 1의 회로에서 이미터 폴리워 버퍼 대신 제안한 버퍼로 삽입하여 SPICE 시뮬레이션을 하였으며 그림 10에 그 결과 특성을 보였다. PB로 표시된 곡선이 제안한 버퍼에 의한 LD 구동 회로의 대역폭 특성을 나타내고, 나머지 3곡선은 앞장에서 서술한 이미터 폴리워형의 3가지 버퍼를 사용했을 때의 특성을 나타낸다. LD 구동 회로의 대역폭 특성은 버퍼 구조에 따른 버퍼의 대역폭 특성을 따르고 있음을 볼 수 있으며, 소스 저항  $R_s$ 가 100  $\Omega$  이상인 영역에서 제안한 버퍼를 사용한 LD 구동 회로의 대역폭 특성이 이미터 폴리워형의 어떤 버퍼를 사용했을 때 보다 우수함을 알 수 있다.




그림 10. 제안된 버퍼에 의한 LD 구동회로의 대역폭 특성 (곡선 PB)

Fig. 10. Bandwidth characteristics of LD driver with proposed buffer (curve PB).

한편, 그림 10의 대역폭 특성은 소스 저항의 각 영역에 따라 유리한 버퍼 구조가 있음을 보여주고 있으며, 버퍼 전단 신호의 내부 저항에 해당하는 소스 저항 값에 따라 적절한 버퍼 구조를 선택하여 설계하는 것이 대역폭 증대를 위한 효과적인 방법이 될 수 있다. 본 논문에서 사용한 HBT의 경우,  $R_s < 50\Omega$ 의 영역에서는 극저 출력 저항 버퍼(2B1P)를 사용하는 것이 대역폭을 극대화할 수 있는 방법이 되고  $50\Omega < R_s < 100\Omega$  영역에서는 극저 출력 저항 버퍼의 특성이 2단 버퍼(2B)의 특성과 거의 같아지므로 회로의 간략화를 위해 2단 버퍼를 사용하는 것이 바람직하리라 생각된다.  $R_s > 100\Omega$ 의 영역에서는 본 논문에서 제안한 버퍼의 대역폭 특성이 단연 우수하므로 제안한 버퍼를 사용해야 할 것이다. 특히 회로 설계시 소스 저항이 100  $\Omega$  이상이 되는 경우가 가장 흔한 경우이므로 본 논문에서 제안한 버퍼의 활용도는 매우 크리라 사료된다. 한

편, BJT(Bipolar Junction Transistor)회로에서 일반적으로 사용하고 있는 1단 버퍼(1B)의 경우 소스 저항의 모든 영역에서 특성이 가장 좋은 영역이 존재하지 않으므로 회로의 대역폭을 극대화하기 위해선 사용하지 않는 것이 바람직할 것으로 생각된다.

이상으로 본 논문에서 제안한 버퍼의 우수한 대역폭 특성을 확인하였다. 그러나, 일반적으로 대역폭의 증가는 이득의 감소를 동반하며, 대역폭이 증가를 해도 지나친 이득의 감소를 동반할 경우 실용성이 없다고 평가할 수 있다. 그림 11은 제안한 버퍼를 사용한 경우의 LD 구동 회로의 전압 이득 특성을 보여주고 있다. 곡선 PB는 제안한 버퍼 회로를 사용한 경우의 이득 특성이고, 1B, 2B, 및 2B1P는 앞장에서 언급한 이미터 폴리워형의 버퍼들을 사용한 경우의 이득 특성을 나타내고 있다. 제안한 버퍼의 이득 특성은 1단 버퍼 및 2단 버퍼 보다 우수하고, 극저 출력 저항 버퍼보다는 다소 떨어지는 비교적 우수한 특성을 보여주고 있다.




그림 11. 제안된 버퍼의 이득 특성 (곡선 PB)

Fig. 11. Gain characteristics of proposed buffer (curve PB).

## V. 결 론

HBT로 LD 구동 회로를 설계했을 때, HBT의 고속 특성에 의해 LD 구동 회로의 대역폭 특성은 매우 저하되고 있었으며, 이는 LD 구동단 HBT의 입력에 인가되는 신호의 소스 저항에 의해 HBT의 대역폭이 대단히 제한되고 있기 때문임을 밝혔다.

회로 내에서 소스 저항의 영향을 축소시켜 주는 역할을 하는 기존의 이미터 폴리워 버퍼는 HBT 소자의 고속 특성을 HBT 회로 내에서 실현하기에는 매우 미흡했다. 그 원인으로 HBT는 소자 특성상 초고속 특성

의 장점을 지니고 있으나 기존의 BJT에 비해 전류 이득이 적고, 구조상의 차이로 해서 기생 성분들의 비율이 BJT와는 다소 다른 특성을 갖고 있는 것 등이 이유가 되는 것으로 생각된다.

소스 저항의 영향을 보다 효율적으로 감쇄시키기 위해 이미터 폴리워를 2단 연결한 2단 버퍼와 2단 버퍼에서 첫단과 둘째단의 HBT 면적 비를 달리한 극저 출력 저항 버퍼로 버퍼 구조를 개선함으로써 1단 이미터 폴리워 버퍼를 사용한 경우에 비해 2~5GHz 정도의 대역폭 개선을 얻을 수 있었다. 그러나, 이러한 버퍼들은 근본적으로 이미터 폴리워의 특성을 그대로 지니고 있어 소스 저항 증가에 따라 현격한 대역폭 저하 특성을 보이므로 소스 저항값이 커질 경우 오히려 LD 구동 회로의 대역폭을 저하시키고 있었다.

따라서 본 논문에서는 이 문제를 해결하기 위한 방법으로 소스 저항값이 큰 경우에 대역폭을 개선할 수 있는 새로운 구조의 버퍼 회로를 제안했다. 제안한 버퍼는 HBT의 콜렉터 기생 용량의 새로운 충·방전 경로를 제공함으로써 소스 저항의 영향을 적게 받도록 설계되었고, SPICE 시뮬레이션 결과 소스 저항이  $100\Omega$  이상인 영역에서 이미터 폴리워 구조의 버퍼들에 비해 우수한 대역폭 개선 특성을 보였다. 일반적으로 대역폭 특성의 개선은 이득 특성의 저하를 동반하기 쉬우나 제안한 버퍼 회로는 이득 면에서도 우수한 특성을 보였다.

결론적으로 HBT의 고속 특성을 회로 내에서 최대한 실현시키기 위해서는 소스 저항 대역에 따라 버퍼 구조를 달리 선택하여 설계하는 것이 바람직할 것으로 사료되며, 본 논문에서 사용한 HBT의 경우  $Rs < 50\Omega$ 에서는 극저 출력 저항 버퍼,  $50\Omega < Rs < 100\Omega$ 에서는 2 단 버퍼,  $Rs > 100\Omega$ 에서는 본 논문에서 제안된 버퍼를 사용하는 것이 가장 효율적이라 생각된다.

### 감사의 글

본 연구 수행에 도움을 아끼지 않으신 한국전자통신 연구소의 박형무 단장님, 박철순 실장님, 박성호 박사님, 박문평 박사님, 최성우 박사님, 및 본 자료정리 과

정에서 많은 수고를 해준 안기철군에게 감사 드립니다.

### 참 고 문 헌

- [1] J. Akagi, Y. Kuriyama, M. Asaka, T. Sugiyama, N. Lizuka, K. Tsuda, M. Obara, "Five AlGaAs/GaAs HBT ICs for a 20Gb/s Optical Repeater," *IEEE International Solid-State Circuit Conference*, pp.168-169, 1994.
- [2] M. Nakamura, Y. Imai, E. Sano, Y. Yamauchi, O. Kakajima, "A 15Ghz AlGaAs/GaAs HBT Limiting Amplifier with Low Phase Deviation," *IEEE GaAs IC Symposium*, pp.45-48, 1991.
- [3] N. Ishihara, H. Kikuchi, M. Ohara, "Gigahertz-Band High-Gain GaAs Monolithic Amplifiers Using Parallel Feedback Technique," *IEEE Journal of Solid-State Circuits*, Vol.24, No.4, pp.962-968, 1989.
- [4] C. Cusano, H. Masuda, K. Mochizuki, Y. Ishikawa, M. Kawata, K. Mitani, M. Miyazaki, "AlGaAs/GaAs HBT's for 10-Gb/s IC's Using a New Basic Ohmic Contact Fabrication Process," *IEEE Transactions on Electron Devices*, Vol.40, No.1, pp.25-30, 1993.
- [5] H. Banu, B. Jalali, R. Nottenburg, D. A. Humphrey, R. K. Montgomery, R. A. Hamm, M. B. Panish, "10 Gbit/s Bipolar Laser Driver," *Electronics Letterers*, Vol.27, No.3, pp.278-280, 1991.
- [6] N. Nagano, T. Suzuki, M. Soda, K. Kasahara, K. Honjo, "AlGaAs/GaAs Heterojunction Bipolar Transistor ICs for Optical Transmission Systems," *IEICE TRANS. Electron.*, Vol.E76-C, No.6, pp.883-890, 1993.

저자소개



奇鉉哲(正會員)

1960년 4월 28일생. 1984년 2월 한양대학교 전자공학과 졸업.(공학사) 1986년 8월 한양대학교 대학원 전자공학과 졸업.(공학석사) 1986년 - 1989년 한국전자통신 연구소 연구원.

1992년 2월 한양대학교 대학원 전자공학과 졸업.(공학박사) 1992년 3월 - 현재 경원대학교 전자공학과 조교수. 주관심분야 고속 IC 설계, MMIC설계, 통신 및 신호처리 ASIC 설계 등임.