

論文95-32A-2-7

에미터와 베이스의 기하구조가 AlGaAs/GaAs HBT의 전기적 특성에 미치는 영향

(Emitter-Base Geometry Dependence of Electrical Performance of $\text{AlGaAs}/\text{GaAs}$ HBT)

朴 盛 鑫 * , 崔 仁 勳 ** , 崔 成 宇 * , 朴 文 平 * , 金 永 碩 *** , 李 載 珍 * ,
朴 啓 淳 * , 朴 亨 茂 *

(Sung Ho Park, In-Hoon Choi, Sung Woo Choi, Moon Pyung Park,
Young Seok Kim, Jae-Jin Lee, Chul Soon Park, Hyung-Moo Park)

요약

이종접합 바이폴라 트랜지스터(HBT)의 고속성능을 향상시키기 위하여 소자의 미소화가 진행되면서 전류이득 차단주파수(f_T)와 최대공진주파수(f_{max}) 등에 대해 소자의 기하구조 및 레이아웃이 미치는 영향에 관한 연구는 매우 중요하다. 본 논문에서는 3인치 전용 MBE에 의한 에파성장과 소자구조의 설계시 정량적인 정보가 제공되도록 HBT 특성의 에미터-베이스 기하구조 의존성에 관한 실험결과를 제시하였다. f_T 와 f_{max} 모두 에미터 폭이 줄어들수록 크게 향상되었으며, 에미터 주변돌레의 에미터 면적에 대한 비가 작은 경우 f_T 는 증가하였지만 f_{max} 는 감소하는 경향을 나타내었다. 그리고 에미터-베이스 간격을 줄임에 따라 기생효과가 감소하게 되어 f_T 와 f_{max} 모두 상당히 증가하였다. 본 연구를 통하여 에미터 크기가 $3 \times 20\mu\text{m}^2$ 이고 에미터-베이스 간격이 $0.2\mu\text{m}$ 일 때 최대 42GHz 의 f_T 와 23GHz 의 f_{max} 가 달성되었다.

Abstract

The effects of device geometry and layout on high speed performance such as current gain cutoff frequency(f_T) and maximum oscillation frequency(f_{max}) are of very important for the scaling-down of heterojunction bipolar transistors(HBTs). In this paper AlGaAs/GaAs HBTs are fabricated by MBE epitaxial growth and conventional mesa process, and the experimental data of emitter-base geometru dependency of HBT performance are presented in order to provide the quantitative information for optimum device structure design. It is shown that f_T and f_{max} are inversely proportional to the emitter stripe width, while the low emitter perimeter/area ratio is better to f_T and worse to f_{max} . It is also demonstrated the f_T and f_{max} are highly improved by the emitter-base spacing reduction resulting in less parasitic effects. As the result f_T of 42GHz and f_{max} of 23GHz are obtained for fabricated HBT with emitter area of $3 \times 20\mu\text{m}^2$ and E-B spacing of $0.2\mu\text{m}$.

* 正會員 韓國電子通信研究所 半導體研究團
(Semiconductor Devision, Elec. and Telecomm.
Research Institute)

** 正會員, 忠北大學校 半導體科學科
(Dept. of Semiconductor Eng., Chungbuk Univ.)

(Dept. of Material Science & Eng., Korea

Univ.)

*** 正會員, 忠北大學校 半導體科學科
(Dept. of Semiconductor Eng., Chungbuk Univ.)

接受日字 : 1994年 9月 7日

I. 서 론

이제까지 고속소자로서의 활용을 위해 Si 바이폴라 트랜지스터, GaAs MESFET (Metal-Semiconductor Field Effect Transistor) 등 다양한 소자들에 대한 연구개발이 활발히 진행되었지만, 그중에서도 AlGaAs/GaAs의 이종접합을 이용한 HBT (heterojunction bipolar transistor) 소자는 보다 우수한 고속 및 고주파 특성으로 인해 디지털 분야와 아날로그 분야 모두에 대하여 광범위한 응용성을 갖는다. HBT 소자에서 최상의 특성을 구현하기 위해서는 높은 전류이득 차단주파수 (current gain cutoff frequency, f_T)와 최대공진주파수 (maximum oscillation frequency, f_{max})를 달성해야 한다는 것이 잘 알려져 있기 때문에 f_T 와 f_{max} 를 향상시키는 방법에 관한 많은 연구논문들이 발표되어 왔다.^[1,2] MESFET과는 달리 HBT소자는 전류의 흐름을 수직적으로 제어하는 종형소자이기 때문에 대부분의 f_T 와 f_{max} 를 향상시키고자 하는 컴퓨터모사나 모델링 연구는 에너지 밴드구조의 제어에 의한 에피구조의 최적화를 목표로 진행되었다.

한편, HBT소자의 고속특성을 구현하는데는 양질의 에피성장 기술뿐만 아니라 적정의 소자구조 설계기술이 수반되어야 하며, 이것은 소자크기가 점차 축소되면서 더욱 중요하게 된다. 예를 들어 베이스와 에미터간의 간격이 일정할 때 f_{max} 는 에미터의 폭을 줄일수록 증가되는데, M. E. Kim 등^[3]에 따르면 에미터 폭이 3μm 일 때와 비교하여 2μm일 때가 내부의 베이스-컬렉터 용량이 감소함으로써 약 50% 정도 f_{max} 가 향상되는 것으로 보고하고 있으며, Gao 등^[4]도 컴퓨터 모사를 통해 에미터 폭이 2μm일 때와 비교하여 1μm일 때 f_{max} 가 거의 두 배 가까이 증가한다고 발표한 바 있다. 다른 한편으로 에미터의 폭이 일정할 때 에미터 길이의 폭에 대한 비가 클수록, 즉 에미터의 주변길이의 면적에 대한 비가 작을수록 f_{max} 에 비교하여 f_T 의 향상이 두드러지는 것으로 보고되고 있다.^[5] 이에 못지않게 소자크기가 작아지면서 소자 레이아웃상으로 에미터-베이스 간격을 최소화하거나 공정기술상으로 베이스를 에미터에 자기정렬시킴으로써 가능한 한 외부 베이스와 컬렉터 저항, 베이스-컬렉터 용량 및 표면재결합 면적과 같은 기생효과를 줄임으로써 저잡음 마이크로웨이브 회로뿐만 아니라 고속 디지털회로의 특성향상을 도모하고 있다.^[6]

그러나 최근까지도 HBT소자의 형태에 따른 전기적 특성의 변화를 체계적이며, 정량적으로 다룬 연구결과

는 그다지 많지 않다. 이러한 맥락에서 본 논문에서는 3인치 전용의 MBE로 성장시킨 AlGaAs/GaAs 에피웨이퍼를 사용하여 실제 n-p-n 형의 HBT소자를 제작하였으며, 에미터와 베이스의 크기 및 간격의 변화에 따른 전류이득 및 f_T 와 f_{max} 를 측정하고 분석함으로써 소자구조 및 소자 레이아웃의 최적화를 위한 정량적인 토대를 마련코자 하였다.

II. 소자구조 및 제작방법

1. 소자구조




그림 1. AlGaAs/GaAs HBT소자의 평면 및 단면구조도

Fig. 1. Top and cross-sectional views of AlGaAs/GaAs HBT device.

그림 1에 에미터와 베이스를 중심으로 AlGaAs/GaAs HBT 소자구조를 간략하게 나타내었다. 표준 소자의 에미터 폭 (L_E)과 베이스 폭은 3μm로서 동일하고, 에미터의 길이 (S_L)는 각각 3, 5, 10, 15, 20μm로 설계하였으며, 이와 비례하여 베이스와 컬렉터의 길이도 함께 변화하였다. 그림에는 나타나 있지 않지만 컬렉터의 폭은 3μm로 고정되었으며, 컬렉터 길이는 베이스폭과 L_E 및 S_{EB} 를 모두 합한 값이 된다. 그리고

에미터와 베이스 전극간의 레이아웃상의 간격(S_{EB})은 0.2, 0.5, 0.7, 1.0 μm 로 각각 변화된다. 하지만 공정상 에미터 메사식각에 의해 에미터 안쪽으로 약간의 과식각(undercutting)이 발생하기 때문에 유효 S_{EB} 은 0.2 μm 정도 더 넓어진다. 한편 특수한 규격으로서 에미터의 크기가 2x3, 5x20, 10x25, 20x50 μm^2 인 소자들이 제작되고 측정되었다.


2. 제작방법

실험에 사용한 AlGaAs/GaAs HBT구조 에피는 3인치 전용의 MBE에 의해 성장되었다.^[7,8] Be⁺ 불순물로서 도핑된 $p^+ - \text{GaAs}$ 베이스층의 도핑농도와 두께는 각각 $1 \times 10^{19}/\text{cm}^3$ 과 500Å이었으며, 에피성장과 공정중의 Be의 외부확산 효과를 방지하기 위해서 에미터와 컬렉터층 양쪽에 각각 200Å과 100Å 두께의 불순물이 도핑되지 않은 GaAs층이 삽입되었다. 베이스층에 인접해서 0.3의 Al 몰분율을 갖는 1500Å의 AlGaAs층을, 그리고 $n^+ - \text{GaAs}$ 에미터 캡층에 인접해서는 Al의 조성이 0.3에서 0으로 연속적으로 감소하는 500Å의 AlGaAs 에미터층을 $2 \times 10^{17}/\text{cm}^3$ 의 Si을 도핑하면서 성장시켰다. 소자 제작공정은 i-line 스텝페를 이용한 리소그라피 공정과 습식방법에 의한 메사식각공정, 리프트오프 방식에 의한 전극금속의 형성공정, 금속간 연결을 위한 PECVD 실리콘질화마이 증착 및 RIE (reactive ion etching)에 의한 금속접촉창을 만들고 패드금속을 형성함으로써 완료된다. 베이스 표면까지의 에미터 메사식각은 베이스 전극의 자기정렬이 가능하도록 $\text{NH}_4\text{OH} - \text{H}_2\text{O}_2 - \text{H}_2\text{O}$ 혼합용액을 사용하였다. 에미터와 컬렉터 전극금속으로는 AuGe/Ni/Au를, 베이스 전극금속으로는 AuZn/Au를, 패드금속으로는 Ti/Au를 각각 증착하였다.


III. 측정 및 분석

9장의 포토마스크를 사용하여 제작이 완료된 HBT 개별소자의 평면사진을 그림 2에 나타내었다. 그림 2(a)는 다양한 규격을 갖는 HBT 소자그룹을 보이고 있으며, 그림 2(b)는 이 그룹에서 주사전자현미경으로 관찰한 $3 \times 20\mu\text{m}^2$ 의 에미터 면적을 가지며 에미터-베이스 간격(S_{EB})이 0.2 μm 인 HBT소자의 사진이다. 사진을 통하여 에미터, 베이스, 컬렉터의 via를 통한 금속간 연결이 양호함을 알 수 있다. 본 연구에서는 광전송 시스템의 전자소자에 요구되는 적정의 전류이득(약 30 ~ 100)과 고주파특성($f_T \sim 40\text{GHz}$)에 필요한 에파를 설계하여 에미터-베이스의 규격, 즉 에미터-베이

스 접합면적 및 에미터와 베이스간의 간격에 따른 전류이득과 고주파특성 등 전기적 특성변화를 측정 분석하였다.



(a)



(b)

그림 2. 제작된 HBT소자의 현미경사진

- (a) 다양한 규격을 갖는 HBT소자 그룹의 광학현미경 사진 (300배)
- (b) $3 \times 20\mu\text{m}^2$ 의 에미터 면적을 갖는 HBT 소자의 주사전자현미경 사진(3000배)

Fig. 2. Photographs of fabricated HBT devices.

- (a) Optical microscope photograph of HBT device group with various sizes
- (b) SEM photograph of HBT device with emitter area of $3 \times 20\mu\text{m}^2$.

1. DC 특성

제작된 HBT소자의 대표적인 전류-전압 특성은 앞서

발표된 논문^[8]에서 상세히 기술한 바 있다. 즉 에미터의 크기가 $3 \times 10 \mu\text{m}^2$ 이고 에미터-베이스 간격이 $1.0 \mu\text{m}$ 인 소자의 공통 에미터 전류전압 특성에서 옵셋 (offset) 전압은 0.32V 이고, 전류이득은 컬렉터 전류 밀도 (J_C)가 $1.7 \times 10^4 \text{A/cm}^2$ 일 때 32의 평균값을 보였으며, Early 전압은 142V 로서 비교적 좋은 특성을 나타내었다. 또한 V_{BE} 에 대한 컬렉터 전류의 변화를 나타내는 Gummel 곡선에서 베이스 전류의 이상계수와 컬렉터 전류의 이상계수는 각각 1.4와 1.05로 상당히 양호한 접합특성을 보이고 있다.

아날로그 회로설계에 있어 매우 중요한 요소인 전류이득은 잘 알려진 대로 식 (1)과 같이 표현되는데,

$$\beta = I_C/I_B \quad \text{혹은} \quad h_{FE} = \Delta I_C/\Delta I_B \quad (1)$$

여기서 β 는 dc 전류이득이고, h_{FE} 는 소신호 (small-signal) 혹은 미분 (differential) 전류이득을 나타낸다. 본 연구에서는 전류이득에 대한 표현으로서 전류이득이 I_C 에 따라 변하는 h_{FE} 를 사용하였다. 전류이득은 첫째 큰 밴드갭을 갖는 이종접합의 사용에 의한 정공주입 (hole injection)의 억제, 둘째 베이스 층에서의 불순물분포, 셋째 에피성장 및 공정방식에 의해 영향을 받는 재결합 효과 등에 의해 제어가 가능하다.^[3]

통상적으로 전류이득은 역시 매우 중요한 소자변수인 고주파특성과 상반관계가 있는 바, 예를들어 베이스 도핑농도를 높여 베이스저항을 낮추고 고주파특성을 향상시키면 소수 캐리어의 평균수명 및 확산길이의 급격한 감소에 의해 전류이득이 감소하게 되므로^[9,10] HBT 회로의 응용에 따라 에피설계가 이루어져야 한다. 그림 3은 에미터의 크기가 $3 \times 10 \mu\text{m}^2$ 이고 에미터-베이스 간격 (S_{EB})이 $1.0 \mu\text{m}$ 인 소자의 베이스 전압에 따른 전류이득 (h_{FE})과 컬렉터전류 (I_C)의 변화를 나타내는데, 10.55mA 의 I_C ($J_C = 3.3 \times 10^4 \text{A/cm}^2$)에서 55의 전류이득을 보여준다.

이와 동일한 방법으로 $1 \times 10^4 \text{A/cm}^2$ 의 전류밀도에서 에미터 면적에 따른 전류이득의 변화를 그림 4에 나타내었다. 전류이득은 에미터 면적이 $1,000 \mu\text{m}^2$ 일 때 $73.6 \mu\text{m}^2$ 일 때 22까지 소자크기에 비례하여 거의 직선적으로 감소하고 있는데 이것은 베이스총상에 특수한 표면처리를 하지않을 때 발생하는 에미터 크기효과^[11]로서 알려져 있다. 전류이득이 에미터-베이스 접합면적의 감소에 따라 현저히 줄어드는 반면, O. Nakajima 등에 의한 연구결과와 유사하게 본 연구에서도 컬렉터 전류 및 베이스 전류의 이상계수는 소자크기의 변화에 관계없이 일정하게 유지됨으로써 전류

이득 감소에 미치는 주요한 요소는 발생-재결합 전류가 아닌 외부 베이스에서의 과도한 베이스 누설전류인 것으로 해석된다.




그림 3. V_{BE} 에 따른 h_{FE} 와 I_C 의 변화곡선
(에미터 면적: $3 \times 10 \mu\text{m}^2$, E-B 간격: $1 \mu\text{m}$)
Fig. 3. h_{FE} and I_C as a function of V_{BE}
(emitter area: $3 \times 10 \mu\text{m}^2$, E-B spacing: $1 \mu\text{m}$).




그림 4. 에미터-베이스 접합면적에 따른 전류이득 (h_{FE})의 변화 (전류밀도: $1 \times 10^4 \text{A/cm}^2$)
Fig. 4. Current gain (h_{FE}) as a function of emitter-base junction area at current density of $1 \times 10^4 \text{A/cm}^2$.

따라서 에미터 면적에 대한 에미터 주변길이의 비가 클수록 베이스 누설전류의 증가로 전류이득이 감소하게 된다. 이러한 전류이득의 에미터 크기 의존효과는 조성경사를 갖는 베이스구조, 매우 얇은 에미터 잔류층에 의한 guard-ring 형성 및 기타 특수 화학약품에 의한 베이스 표면처리 등에 의해 상쇄될 수 있다.

한편, 상이한 5가지 소자, 즉 에미터의 크기가 20×

50, 10×25 , 5×20 , 3×20 및 $3 \times 5 \mu\text{m}^2$ 인 소자들에 대한 I_C 에 따른 h_{FE} 의 변화를 그림 5에 나타내었다.




그림 5. 에미터-베이스 접합면적 및 I_C 에 따른 전류이득(h_{FE})의 변화

Fig. 5. Current gain (h_{FE}) as a function of emitter-base junction area and I_C .




그림 6. 에미터-베이스 접합면적 및 E-B 간격에 따른 전류이득(h_{FE})의 변화

Fig. 6. Current gain (h_{FE}) as a function of emitter-base junction area and E-B spacing.

그림 4에서와 같이 에미터 크기의 감소에 따라 전류이득의 감소가 관찰되며, 각각의 소자크기에 대해 특정 I_C 에서 최대의 전류이득을 보이고 있는데 낮은 전류에서는 표면 및 에미터-베이스 공간전하 영역의 재결합에 의해 전류이득이 제한되고, 높은 전류에서는 여리가지 인자가 많지만 주로 Kirk 효과^[12]라 부르는 베이스의 광폭화 현상과 열적 효과(thermal effect)에 의

해 전류이득이 줄어들게 된다. 그럼 6은 E-B 간격에 따른 전류이득의 변화를 에미터 면적 $3 \times 3 \mu\text{m}^2$ 과 $3 \times 20 \mu\text{m}^2$ 인 소자에 대하여 작성한 것이다. E-B 간격이 1mm로부터 $0.2 \mu\text{m}$ 로 줄어들 때 따라 노출된 외부 베이스영역의 축소에도 불구하고 약 20% 정도로 전류이득이 감소하고 있는데 이것은 베이스 전극에서 재결합하는 소수 운반자의 축방향 확산^[13]에 의해 누설전류를 증가시켰기 때문으로 보인다.




그림 7. 전류이득 h_{21} 과 전력이득 MAG의 주파수에 대한 관계곡선

($V_{CE} = 1.5V$, $I_C = 25.6\text{mA}$, 에미터 면적: $3 \times 20 \mu\text{m}^2$, E-B 간격: $0.2 \mu\text{m}$)

Fig. 7. Current gain h_{21} and power gain MAG as a function of frequency

($V_{CE} = 1.5V$, $I_C = 25.6\text{mA}$, emitter area: $3 \times 20 \mu\text{m}^2$, E-B spacing: $0.2 \mu\text{m}$).

2. AC 특성

그림 7은 Cascade Microtech probe 시스템과 HP8510A network analyzer를 이용하여 측정된 S-parameter로부터 계산한 에미터 크기가 $3 \times 20 \mu\text{m}^2$ 이고 E-B 간격이 $0.2 \mu\text{m}$ 인 HBT 소자의 AC이득 대 주파수 관계를 나타낸 것이다. 이때 $V_{CE} = 1.5V$ 이고 $I_C = 25.6\text{mA}$ 인 바이어스 조건에서 단락회로 전류이득(h_{21})과 전력이득(MAG)이 각각 1이 되는 f_T 및 f_{max} 를 -20dB의 기울기를 갖도록 하여 외삽시켜 측정한 결과, 각각 42GHz 의 f_T 와 23GHz 의 f_{max} 를 달성하였다. 따라서 본 소자의 경우 설계된 애피성능을 구현함으로써 제작공정이 원만하게 수행됐음을 알 수 있다.

소자크기에 따른 f_T 와 f_{max} 의 변화를 $V_{CE} = 1.5V$ 인 상태로 측정하여 그림 8에 나타내었다. 여기서 에미터 면적이 60, 100, 250, $1000 \mu\text{m}^2$ 인 경우는 에미터의 폭이 각각 3, 5, 10, $20 \mu\text{m}$ 이고, 길이가 20, 20,

25, 25 μm 이며, 에미터 면적이 9, 15, 30, 45, 60 μm^2 인 경우는 S_E 는 3 μm 로 고정시키고 L_E 를 각각 3, 5, 10, 15, 20 μm 로 변화시킨 것이다.




그림 8. 에미터-베이스 접합면적에 따른 f_T 와 f_{\max} 의 변화 ($V_{CE}=1.5$ V)

Fig. 8. f_T and f_{\max} as a function of E-B junction area ($V_{CE}=1.5$ V).




그림 9. 에미터 주변둘레의 면적비에 따른 f_T 와 f_{\max} 의 변화 ($V_{CE}=1.5$ V)

Fig. 9. f_T and f_{\max} as a function of emitter perimeter to area ratio ($V_{CE}=1.5$ V).

그림에서 보는 바와 같이 S_E 가 증가함에 따라 베이스-컬렉터 용량(C_{BC})이 증가함으로써 f_T 의 경우는 25% 정도, f_{\max} 는 약 40% 정도 감소하고 있는데 f_{\max} 의 감소율이 보다 큰 것은 식(2)에서와 같이 f_T

와 비교하여 C_{BC} 에 대한 의존성이 크기 때문이다.

여기서 R_B 는 베이스 저항이다. 또한 그림에서 에미터 면적이 60 μm^2 으로부터 100 μm^2 으로 커질 때, f_T 와 f_{\max} 가 급격히 저하되는 것은 에미터 폭이 3 μm^2 에서 5 μm^2 로 넓어지기 때문이며, 이로써 f_T 와 f_{\max} 가 L_E 보다는 S_E 의 변화에 더욱 의존함을 알 수 있다.

$$f_{\max} = \left(\frac{f_t}{8\pi R_B C_{BC}} \right)^{\frac{1}{2}} \quad (2)$$

한편, S_E 는 3 μm 로 고정하고 L_E 를 변화시킨 경우 L_E 의 감소에 따라 f_T 는 함께 감소하고, f_{\max} 는 거의 비슷하거나 약간 증가하는 경향을 보이고 있는데 이를 보다 상세히 나타내기 위하여 그림 9에 크기가 3 × 20, 3 × 15, 3 × 10, 3 × 5, 3 × 3 μm^2 인 소자에서 에미터 주변둘레를 에미터 면적으로 나눈 값에 따른 f_T 와 f_{\max} 의 변화를 재구성하였다.




그림 10. 에미터 면적에 따른 에미터 저항 변화
Fig. 10. Emitter resistance as a function of emitter area.

f_{\max} 에 영향이 큰 C_{BC} 는 다시 식(3)과 같이 표현할 수 있는데

$$C_{BC} = S_E L_E \left(\frac{\epsilon q N_c}{2(V_{bi} + V_{ce})} \right)^{\frac{1}{2}} \quad (3)$$

여기서 S_E 는 에미터 폭, L_E 는 에미터 길이, N_c 는 컬렉터의 도핑농도, V_{bi} 는 베이스-컬렉터 사이의 built-in 전압이다. 식(3)에서 에미터 길이, 즉 에미터 면적의 감소에 따라 C_{BC} 가 작아지고, 이것은 결국 그림 9에서처럼 f_{\max} 의 상승을 초래한다. 한편 차단주파

수는 일반적으로 식 (4)와 같이 표현된다.^[14]

$$\frac{1}{f_T} = 2\pi(t_e + t_b + t_{SCR} + t_c) \quad (4)$$

여기서 t_e 는 에미터 충전시간, t_b 는 베이스 영역을 지나는 시간, t_{SCR} 은 베이스-컬렉터 공간전하영역 통과 시간, 그리고 t_c 는 컬렉터 충전시간을 의미한다. 식 (4)에서 에미터-베이스 기하구조에 주로 관계하는 것은 t_e 로서 다시 식 (5)로 주어질 수 있다.

$$t_e = (R_{EC} + R_{Ei})C_{BC} + R_{Ei}(C_{EB} + C_{BC}) \quad (5)$$

윗식에서 R_{EC} 는 에미터 접촉저항으로서

$$R_{EC} = \rho_{EC}/S_E L_E \quad (6)$$

로 표현되고, bulk 저항 R_{Ei} 는

$$R_{Ei} = \rho_E W_E / S_E L_E \quad (7)$$

와 같이 나타낼 수 있다. 여기서 R_{Ei} 는 유효 에미터 저항으로서 kT/qI_C 로 표현되며, ρ_{EC} 와 ρ_E 는 에미터 접촉비저항과 고유 비저항이고, W_E 는 에미터의 두께이다. 앞에서와 동일하게 에미터 폭이 $3\mu m$ 이고 에미터 길이가 $3, 5, 10, 15, 20\mu m$ 인 소자를 Flyback 방법, 즉 컬렉터를 오픈시키고 베이스 전류에 따른 V_{CE} 를 측정하는 방법에 의해 측정곡선의 기울기를 구함으로써 에미터 저항(R_E)을 측정했을 때, 각각 56, 35, 23, 13, 10 ohm으로 나타났다.




그림 11. 에미터 면적에 따른 베이스-컬렉터 용량 (C_{BC}) 변화

Fig. 11. Base-collector capacitance (C_{BC}) as a function of emitter area.




그림 12. E-B간격 및 J_C 에 따른 f_T 의 변화

($V_{CE}=1.5V$, 에미터 면적: $3 \times 20\mu m^2$)

Fig. 12. f_T as a function of E-B spacing and J_C ($V_{CE}=1.5V$, emitter area: $3 \times 20 \mu m^2$)

또한 그림 10은 그 결과를 에미터 면적에 대한 R_E 의 변화로서 구성한 것이다. 에미터 면적이 감소함에 따라 식 (6) 및 식 (7)에서와 같이 에미터 저항이 급격하게 증가하는 경향이 나타남을 알 수 있다. 한편 그림 11은 에미터 면적에 따른 베이스-컬렉터 용량의 변화를 보인다. 여기서 에미터 크기가 $3 \times 10\mu m^2$ 인 소자는 network analyzer에 의한 간접 C-V 측정방법에 의해 S-parameter를 측정한 후 y-parameter로 변환하여 용량을 Matlab S/W를 이용한 fitting에 의해 계산함으로써 그 값이 71 fF로 나타났고, 에미터 폭이 $3\mu m$ 이고 에미터 길이가 $3, 5, 10, 15, 20\mu m$ 인 소자의 B-C 면적은 각각 117, 143, 169, 234, $299\mu m^2$ 이므로 다른 규격의 소자는 에미터 크기가 $3 \times 10\mu m^2$ 인 소자에 대한 면적비로 환산하여 용량값을 정하였다. 그림에서 보는 바대로 에미터 면적이 작아지면서 용량이 감소하게 되는데 그 감소율이 그림 10에서의 에미터 저항의 증가율보다 완만하므로 결과적으로 f_T 는 감소하게 된다.

이상에서 고찰한 바와 같이 에미터의 폭이 줄어들수록 f_T 와 f_{max} 모두 크게 증가하며, 에미터 길이에 대해서는 f_T 의 경우 에미터 폭에 대한 길이의 비가 클수록 유리하고, f_{max} 의 경우는 에미터 폭에 대한 길이의 비가 작을수록 유리하다. 따라서 HBT소자가 적용되는 응용회로의 목적에 맞게 소자의 기하구조를 결정해야 한다. 한편 그림 12와 그림 13에 에미터 면적이 $3 \times 20\mu m^2$ 인 소자에 대해 에미터-베이스 간격이 1.0,

0.7, 0.5, 0.2 μm 로 변할 때 컬렉터 전류밀도 (J_C)에 따른 f_T 와 f_{\max} 의 변화를 각각 나타내었다. 이때 V_{CE} 는 1.5V였다. f_T 의 경우 낮은 전류밀도와 아주 높은 전류밀도에서는 E-B 간격변화에 대한 주파수의 영향이 거의 관찰되지 않았으나 f_T 가 최대가 되는 특정 J_C 에서는 E-B 간격이 0.2 μm 일 때가 1.0 μm 때와 비교하여 약 15% 정도 f_T 의 향상이 이루어졌다.




그림 13. E-B간격 및 J_C 에 따른 f_{\max} 의 변화 ($V_{CE} = 1.5\text{V}$, 에미터 면적: $3 \times 20\mu\text{m}^2$)

Fig. 13. f_{\max} as a function of E-B spacing and J_C ($V_{CE} = 1.5\text{V}$, emitter area: $3 \times 20\mu\text{m}^2$)

그리고 그림 13에서는 비교적 낮은 J_C 에서도 E-B 간격이 줄어들수록 f_{\max} 가 증가하였으며 역시 f_{\max} 가 최대가 되는 특정 J_C 에서 그 경향이 현저하였다. E-B 간격이 0.2 μm 일 때가 1.0 μm 일 때와 비교하여 약 20% 정도 높은 주파수를 나타내어 f_T 의 경우보다 E-B 간격에 의한 영향이 큼을 알 수 있다. 이처럼 에미터와 베이스 사이의 간격이 감소하면서 고주파특성이 향상되는 것은 에미터를 둘러싸는 외부 베이스와 컬렉터 저항, 베이스-컬렉터 용량 및 표면 재결합영역과 같은 각종 전기적 기생요소들이 현저히 줄어들기 때문이다. 따라서 HBT소자의 고속특성을 제고하기 위하여 소자 크기의 미소화가 계속되면서 에미터-베이스간의 자기 정렬이 거의 필수적으로 요구된다. 한편 적정한 J_C 이상의 고전류 밀도에서는 전류이득의 감소기구와 마찬가지로 베이스 폭을 넓히는 Kirk효과에 의해 고주파 특성이 열화되기 시작하는데 그 경향은 전류이득의 감소 때보다 더욱 급격하다. 왜냐하면 전류이득은 $1/W_c$

에 비례하는 반면 f_T 에서의 확산전이시간은 $W_c^2/2D_n$ 의 식으로 주어지기 때문이다.^[4,15,16]

일반적으로 임계 J_C 에 가장 큰 영향을 미치는 요소는 컬렉터 도핑농도 (N_C)와 두께 (W_c)로 알려져 있다. 즉 N_C 가 높고 W_c 가 얇을수록 임계 J_C 는 증가하는 경향이 있다. 따라서 낮은 컬렉터 전류밀도에서 높은 고주파특성을 얻기 위해서는 N_C 를 낮추고 W_c 를 두껍게 하는 것이 유리하다.

IV. 결 론

AlGaAs/GaAs 이종접합 바이폴라 트랜지스터를 제작하여 에미터-베이스 기하구조에 따른 전기적 특성을 측정하고 정량적인 분석을 하였다. 에미터-베이스 접합 면적의 축소에 따라 에미터 크기효과에 의해 전류이득이 현저히 감소하였다. 고주파 특성으로서 f_T 와 f_{\max} 모두 에미터 폭이 줄어들수록 크게 증가하였으며, 에미터 폭에 대한 길이의 비가 작을수록 f_T 는 감소하고, f_{\max} 는 증가하였다. 이러한 f_T 의 감소의 원인은 베이스-컬렉터 용량의 감소에 비해 에미터 저항의 증가가 보다 크게 작용했기 때문으로 해석되었다. 한편, 에미터-베이스간 간격이 줄어들수록 여러가지 기생효과의 감소에 의하여 f_T 와 f_{\max} 모두 향상되는 것으로 나타났다. 본 연구를 통하여 에미터 크기가 $3 \times 20\mu\text{m}^2$ 이고 에미터-베이스 간격이 0.2 μm 인 HBT 소자에서 42 GHz의 f_T 와 23 GHz의 f_{\max} 를 달성하였다.

* 본 연구는 HAN/B-ISDN의 연구비 지원으로 수행되었음.

참 고 문 헌

- P. M. Asbeck et al., "Heterojunction Bipolar Transistors for Microwave and Millimeter-wave Integrated Circuits," *IEEE Trans. Microwave Theory and Techniques*, vol. MTT-35, p. 1462, 1987.
- C. Kusano et al., "AlGaAs/GaAs HBT's for 10Gb/s IC's Using a New Base Ohmic Contact Fabrication Process," *IEEE Trans. Electron Devices*, vol. 40, p. 25, 1993.
- M. E. Kim et al., "GaAs Heterojunction Bipolar Transistors Devices and IC Technology for High-Performance Analog

- and Microwave Application," *IEEE Trans. Microwave Theory and Techniques*, vol. 37, p. 1286, 1989.
- [4] Guang-Bo Gao et al., "Design Study of AlGaAs/GaAs HBT's," *IEEE Trans. Electron Devices*, vol. 37, p. 1199, 1990.
- [5] K. Nagata et al., "A New Self-Alignment Technology Using Bridged Base Electrode for Small-Scaled AlGaAs/GaAs HBT's," *IEEE Trans. Electron Devices*, vol. 39, p. 1786, 1992.
- [6] N. Hayama et al., "Fully Self-aligned AlGaAs/GaAs Heterojunction Bipolar Transistors for High Speed Integrated Circuits Application," *IEEE Trans. Electron Devices*, vol. 35, p. 1771, 1988.
- [7] 박성호, 최인훈, 오용기, 최성우, 박문평, 윤형섭, 이해권, 박철순, 박형무, "AlGaAs/GaAs HBT의 제작과 특성연구," *전자공학회논문지* 제31권 A편 제9호, p. 80, 1994.
- [8] 박성호, 오용기, 최성우, 박문평, 이재진, 강석봉, 박철순, 박형무, "MBE로 성장된 AlGaAs/GaAs HBT의 제작과 전기적 특성 연구," 제1회 한국반도체학술대회 논문집, p. 259, 1994.
- [9] S. Tiwari and S. Wright, "Material Properties of P-type GaAs at Large Dopings," *Appl. Phys. Lett.*, vol. 56, p. 563, 1990.
- [10] 김동명, "높은 베이스 도핑농도를 가진 Npn형 /AlGaAs/GaAs 이종접합 바이폴라 트랜지스터의 DC 및 고주파 특성," 제1회 한국반도체학술대회 논문집, p. 253, 1994.
- [11] O. Nakajima et al., "Emitter-Base Junction Size Effect on Current Gain H_{FE} of AlGaAs/GaAs Heterojunction Bipolar Transistors," *Jpn. J. Appl. Phys.*, vol. 24, p. L596, 1985.
- [12] R. H. Whittier and D. A. Tremere, "Current Gain and Cutoff Frequency Falloff at High Currents," *IEEE Trans. Electron Devices*, vol. ED-16, p. 39, 1969.
- [13] W. S. Lee et al., "Effect of Emitter-Base Spacing on the Current Gain of AlGaAs/GaAs Heterojunction Bipolar Transistors," *IEEE Trans. Electron Device Lett.*, vol. 10, p. 200, 1989.
- [14] Harry F. Cooke et al., "Microwave Transistor: Theory and Design," *Proceedings of the IEEE*, vol. 59, No. 8, 1971.
- [15] C. T. Kirk, Jr., "A Theory of Transistor Cutoff Frequency (f_T) Falloff at High Current Densities," *IRE Trans. Electron Devices*, vol. ED-9, p. 164, 1962.
- [16] R. J. Whittier and D. A. Tremier, "Current Gain and Cutoff Frequency Falloff at High Currents," *IEEE Trans. Electron Devices*, vol. ED-16, p. 39, 1969.

저자 소개

朴 盛 鎬(正會員) 第 31卷 A編 第 9號 參照
현재 한국전자통신 연구소 근무중

崔 成 宇(正會員) 第 31卷 A編 第 9號 參照
현재 한국전자통신연구소 근무중

金 永 碩(正會員) 第 31卷 A編 第 9號 參照
현재 충북대학교 반도체과학과 조교수

朴 誥 淳(正會員) 第 31卷 A編 第 9號 參照

崔 仁 勳(正會員) 第 31卷 A編 第 9號 參照

朴 文 平(正會員) 第 31卷 A編 第 9號 參照

李 裁 珍(正會員) 第 31卷 A編 第 7號 參照

朴 亨 茂(正會員) 第 31卷 A編 第 9號 參照

현재 한국전자통신 연구소 반도체연구단 단장