

論文96-33A-5-20

Dual MAC을 이용한 음성 부호화기용 피치 매개변수 검색 구조 설계

(Design of Pitch Parameter Search Architecture for A Speech Coder using dual MACs)

朴柱炫*, 沈載述*, 金榮民*

(Park Ju Hyun, Shim Jae Sul, and Kim Young Min)

요약

본 논문에서는 CDMA(Code Division Multiple Access)-용 음성 부호화기 알고리즘인 QCELP(Qualcomm Code Excited Linear Predictive)를 분석하고, QCELP에 맞는 16비트 프로그래머블 DSP(Digital Signal Processor)의 피치 매개변수 검색 구조를 설계하였다. 설계된 DSP는 두 개의 MAC(Multiply-Accumulate)을 사용한 고속 DSP 구현으로 매개변수 검색 시간을 단축함으로써 실시간 디지털 셀룰라용 음성 부호화기 규격을 만족한다. 또한 데이터 접속 시간을 고속으로 하기 위해서 레지스터 파일을 이용한 FIFO(First-In First-Out) 메모리를 사용하였다. 본 DSP는 ASIC 설계 툴인 COMPASS를 이용하여 top-down 방식으로 설계되었으며, 따라서 이동 통신 시장의 급격한 변화에도 쉽게 대처가 가능하다.

Abstract

In the paper, QCELP(Qualcomm Code Excited Linear Predictive), CDMA(Code Division Multiple Access)'s vocoder algorithm, was analyzed. And then, a pitch parameter search architecture for 16-bit programmable DSP(Digital Signal Processor) for QCELP was designed. Because we speed up the parameter search through high speed DSP using two MACs, we can satisfy speech codec specification for the digital cellular. Also, we implemented in FIFO(First-In First-Out) memory using register file to increase the access time of data. This DSP was designed using COMPASS, ASIC design tool, by top-down design methodology. Therefore, it is possible to cope with rapid change at mobile communication market.

I. 서론

현재 이동통신 시스템의 기술 발전은 가입자 수용량을 크게 하기 위해 디지털 통신 방식으로의 전환과 아울러 여러 가지 다원접속방식에 관한 연구가 활발히 이루어지고 있다. 이에 빌맞추어 최근 정보 전달의 용이성, 신속성, 편리성을 제공하는 휴대용 이동 통신에 대한 수요도 폭발적으로 일어나고 있으며, 이에 부응하여 세계 각국에서는 다양한 정보 처리, 고품질 음성 송

수신, 다양한 기능 등을 사용자의 요구에 따라 제공하기 위해 기존의 아날로그 방식을 저전력, 다채널 용량, 잡음 면역성, 보안성 등의 구현이 쉬운 디지털 방식으로 전환해 가고 있다. 이동통신기기가 디지털화 되어갈 수록 선진 외국업체들은 고품질, 고기능을 통제할 수 있는 일반용 CPU와 ASDSP(Application Specific Digital Signal Processor) 칩의 개발에 박차를 가하고 있으며, 또한 다변화하는 시장에 대처하기 위해 프로그래머블 DSP를 개발하고 주변 회로를 라이브러리화하여 급변하는 시장에 보다 능동적이고 신속하게 대처하고 있다. 이는 각종 통신기기 특히 휴대용 통신기기에 대한 소형화 경량화 저전력화 등의 신호 처리 요구사항에 유연하게 대처하기 위한 것이다.

* 正會員, 全南大學校 電子工學科

(Dept. of Electronics, Chonnam National Univ.)

接受日字: 1995年6月12日, 수정완료일: 1996年4月22日

본 논문에서는 고품질 음성신호를 처리하기 위해 현재 국내 표준 방식으로 사용하고 있는 CDMA방식의 QCELP 부호화기 알고리즘을 분석한다. 분석된 알고리즘은 프로그래머블 ASDSP를 지향하도록 하드웨어로 구현되었으며, 특히 많은 계산을 필요로 하는 코드복, 피치 매개변수 검색 과정에 대한 최적화 연구를 바탕으로 이를 실현할 수 있는 하드웨어 구조를 제안한다.^[1] 계산 시간이 많이 소요되는 음성 부호화기는 코드복 검색(Codebook search), 피치 검색(Pitch search), LPC(linear prediction code) 분석/합성(Analysis-by-Synthesis), 프레임 에너지 계산, 자기상관 행렬(Autocorrelation matrix) 계산, 다수의 디지털 필터와 보간(Interpolation) 등으로 이루어져 있다. 특히 분석/합성법에서 매개변수를 검색하는 과정에서는 MAC 연산이 대량으로 요구되며, 실시간으로 음성 신호를 전달하기 위해서는 11.2kbps 이상으로 데이터를 처리해야 한다. 따라서 변수의 고속 검색과 계산이 가능하도록 ASDSP를 지향하도록 구현하는 것이 중요하다.^[2]

따라서 본 논문의 DSP core는 휴대용 이동 통신 기기내 음성 부호화기의 코드복과 피치 검색에 필요한 연산 시간을 규격에 맞추기 위해 고속의 MAC을 사용한다. 그러나 코드복과 피치 검색 과정은 유사성이 높아 core 연산을 두 번에 걸쳐 사용하게 된다. 따라서 두 개의 MAC을 사용하여 MAC 성능을 향상시킴으로써 전체 검색 시간을 단축하고, 또한 파이프라인을 적용함으로써 저전력이 가능한 클럭 분주를 실현할 수 있는 구조를 갖는다.

데이터 검색 속도와 입출력 속도를 높이기 위한 방법으로 고속 FIFO(First-In First-Out)와 3개의 독립된 데이터 버스 구조를 채용한다. 또한 연산의 파이프라인 기능을 지원하기 위해 파이프라인이 가능한 레지스터 파일을 사용하며, 데이터패스 부분은 16 x 16곱셈과 40비트 덧셈 수행, 16비트 BS(Barrel Shifter) 사용, 1개의 40비트 누산기(Accumulator) 등으로 구성된다.

본 논문의 구성은 II장에서 음성부호화기 알고리즘의 특징과 효과적인 DSP 구현을 위한 프로세싱에 대한 기술에 대해 살펴보고, III장에서는 음성 부호화기 알고리즘을 최적으로 구현해 낼 수 있는 어드레싱, 명령어와 DSP core 구조를 살펴본다. IV장에서는 본 논문에서 설계한 구조의 실험 결과와 성능을 평가하며,

마지막으로 V장에서 결론을 내린다.

II. 알고리즘의 특징과 효과적인 구조화 프로세싱 방법

1. 음성 부호화기 알고리즘의 특징

지금까지 개발된 음성 부호화기는 파형 부호화(waveform coding), 보코더(Vocoder), 혼합형(hybrid coder)으로 분류할 수 있다. 이 중에서 혼합형은 LPC 보코더를 이용한 분석-합성 부호화기 방식(analysis by synthesis coding technique)으로 오차 신호가 최소가 되도록 여기기(Exciter)에 대한 정보를 파형 부호화 또는 대치 부호화하여 전송하는 방식이다. 그 중에서 대표적인 방식인 CELP(Code Excited Linear Prediction)는 N 개의 서로 다른 백색 잡음열(code vector)로 코드복을 구성하여, 매 부프레임마다 각각의 백색 잡음열에 대해 합성 필터를 통과시켜 원음과의 오차가 최소가 되는 코드복의 부호어(code word)와 이득(gain)을 구하여 전송함으로써 전송 정보의 양을 줄이고, 수신 측에서는 이 코드 위드를 이용하여 해당 백색 잡음열을 읽는다. 그리고 이것을 구동 신호로 이용하여 합성을 하게 된다.^[3]

CELP의 코드복 검색에는 많은 계산량이 요구된다. 물론 코드복의 크기 N을 줄이면 계산량이 줄어드나 음질이 저하된다. 따라서 계산량을 줄이기 위한 특수 알고리즘 개발이 필요하다. 실제로 QCELP 알고리즘을 수행할 때 계산량의 70~80%는 폐루프 방식의 피치 및 코드복 매개변수 검색에 사용된다.^[4]

QCELP 알고리즘은 AT&T의 CELP와 유사한 구조로서 음성 부호화된 출력의 비트 속도가 8Kbps, 4Kbps, 2Kbps, 1Kbps로 가변되는 것이 가장 큰 특징이다. 즉 음성 신호가 있을 때는 8Kbps(160 샘플/20msec)의 비트 속도가 되며, 음성 신호가 존재하지 않을 때는 1Kbps의 데이터율을 갖는다. 전이중(Full-duplex) 통신 방식의 시스템 전체 통화 시간의 60~70% 정도를 묵음 시간이 차지한다는 점을 이용한 방식으로 음성 품질의 저하 없이 낮은 전송율로 부호화할 수 있는 장점이 있다. 이와 같이 데이터율을 가변시키므로 용량을 증가시킬 수 있으며, 채널 오류에 강하고, 배경(Back ground) 잡음을 부호화하여 자연스럽게 하는 효과를 얻을 수 있다.

인코딩 과정에는 매개변수를 양자화하고 가장 최적

의 변수를 찾아 데이터 패킷으로 보내며, 보낼 때는 데 이타 전송율에 따라 패킹(Packing) 과정을 거쳐 수신 단으로 보내게 된다. 이 알고리즘에서는 주로 분석/합성 방법을 사용하기 때문에 하드웨어로 구현할 때 이 부분을 최적으로 구현하는 것이 중요하다. 디코딩 과정은 인코딩 과정에 비해 실시간 처리 비율이 아주 작다. 왜냐하면 변수를 찾는 분석/합성 루프가 없기 때문이다. 이 과정에서는 데이터 패킷을 역패킹(Unpacking)하고 수신 매개변수를 역양자화(Unquantizing)하며, LPC(Linear Predictive Coding) 필터라고 하는 포만(Formant) 합성 필터로 필터링을 함으로써 음성 신호를 재생할 수 있다.

2. 효과적인 구조화 프로세싱

CELP 알고리즘의 효과적인 구조화 프로세싱에서 가장 중요한 부분은 전체 변수 계산 시간 중 70~80%를 차지하는 피치와 여기(Excitation) 코드북 매개변수 검색 과정이다. 이 과정에서는 분석/합성 검색법을 사용하므로 원음과 합성음과의 차이에 대한 어려 웨이트를 최소화하는 과정에서 발생하는 변수의 처리가 음성 부호화기 구조를 결정하는 중요한 요소이다. 피치 검색과 코드북검색 알고리즘은 매우 유사하며, 따라서 피치 변수 검색 과정에서 발생하는 MAC 동작에 대한 고려로부터 구조화 프로세싱에 대한 접근을 시도한다.




그림 1. 피치 변수 검색 과정^[5]

Fig. 1. The procedure of pitch parameter search.

QCELP 방식은 피치와 코드북 검색 과정이 유사하기 때문에 각 검색 과정을 한 구조에서 반복하여 실행시킬 수 있다. 따라서 전체적인 부호화기 성능의 향상을 위해서는 MAC 성능을 향상시켜야 하므로 본 논문에서는 dual MAC 구조를 채택하여 고속의 QCELP 음성 부호화기에 적용이 가능하도록 하였다.

실제 하드웨어 구현은 피치 매개변수 검색 구조 설계에 국한하며, PLA로 설계한 제어 장치를 통해 코드북 검색 부분까지 구조 확장이 가능하다.

그림 1은 피치 변수 검색 과정을 보여주고 있다.

위 과정에서 알고리즘을 가장 잘 구현해 줄 수 있는 DSP를 설계하기 위해서는 먼저 원음과 합성음 정보 사이의 어려 웨이트를 최소화하고, 빠르게 변수를 검색 할 수 있는 최적 알고리즘을 구현해야 한다. 먼저 웨이팅 필터를 통과한 원음 신호 $s(n)$ 과 피치 필터를 통과한 $b_L(n)$ 로 에너지 값은 다음과 같다.

$$E_{xyL} = \sum_{n=0}^{L_p-1} x(n)y_L(n) \quad (1)$$

$$E_{yyL} = \sum_{n=0}^{L_p-1} y_L^2(n)$$

L^* 로 나타낸 최적 L 과 b^* 로 나타낸 최적 b 는 다음에서 구해진 최소값의 L 과 b 이다.

$$\sum_{n=0}^{L_p-1} \{x(n) - b_L(n)\}^2 \quad (2)$$

(2) 식의 최소값은 (3) 식의 최소값을 찾음으로써 구할 수 있다.

$$-2bE_{xyL} + b^2 E_{yyL} \quad (3)^{[6]}$$

(3) 식에서 b 와 E_{xyL} , E_{yyL} 는 서로 독립이기 때문에 서로에 대한 편미분을 하면,

$$E_L = \frac{(E_{xyL})^2}{E_{yyL}} \quad (4)$$

을 최대값으로 만족하는 L 값이 최적의 L 값이며, 그 때의 E_{xyL} , E_{yyL} 를 (3) 식에 대입하게 되면 E_b 를 구할 수 있다. E_b 는 (5)식과 같다.

$$E_b = \frac{E_{xyL}}{E_{yyL}} \quad (5)$$

따라서 에너지 값, E_L 과 L 값에 따른 필터 출력, $y_L(n)$ 값을 가장 빠르게 찾는 것이 최적의 프로세싱을 하기 위한 조건이다. 그러나 에너지 값은 $x(n)$, $y_L(n)$ 값을 서로 곱해야 하므로 $x(n)$, $y_L(n)$ 와 에너지 값을 별별로 처리할 수는 없다. 따라서 별별 프로세싱이 가

능하게 하기 위해서는 i 에 따른 $y_{L_i}(n)$ 와 에너지 항을 나누어 그림 2와 같이 병렬 프로세싱을 한다.^[7]

step 1	step 2	step 3	step 4	...
$y_{L1}(n)$	E_{yyL1}	E_{yyL2}	$y_{L3}(n)$...
$y_{L2}(n)$	E_{xyL1}	E_{xyL2}	$y_{L4}(n)$...

그림 2. MAC의 병렬 프로세싱

Fig. 2. Parallel Processing of MAC in DSP.

III. DSP Core 모델

하드웨어로 구현할 때 가장 염두에 두어야 할 계산은 가중 합성 음성(weighted synthesized speech)인 $y(n)$ 과, 또한 최적의 가중치 에러를 갖는 L, b 를 계산하기 위해 에너지 E_{xyL}, E_{yyL} 을 빨리 계산하는 것이다.

본 논문에서는 dual MAC을 채택하고 있기 때문에 E_{xyL}, E_{yyL} 항을 두 블럭으로 분산하여 계산함으로써 전체 연산 사이클 수를 줄여 매개변수의 고속 검색이 가능하다. 실제 본 논문의 dual MAC은 한 개의 MAC을 사용했을 때보다 67%의 성능 향상을 보이고 있다. 또한 최적의 L, b 를 계산하는 과정에서 발생하는 나눗셈 과정은 하드웨어로 구현할 경우 칩 면적의 확대가 불가피함으로 어셈블리 프로그램을 통해 DSP Core에서 처리하는 것이 좋다. 또한 L_1, L_2 값이 동시에 계산이 가능하므로 계산된 값을 레지스터에 저장하여 또 다른 L_i 에 대한 계산이 MAC에서 이루어질 때 Core에서 두 값을 파이프라인으로 비교하게 되면 최소 오차 매개변수를 찾는데 50% 시간을 절약할 수 있다.

1. 전체 구조 및 블럭도

본 DSP는 이동 통신의 음성 코딩 환경에 적합하도록 설계된 매개변수 검색 core이다. 실행부(Execution part)는 전체 시스템의 파이프라인 중 최종 단계로 자원(source) 값들이 중간 레지스터에 로드되는 과정으로 마무리 된다. DSP core의 전체 블럭도는 그림 3과 같다.

음성 코딩 알고리즘을 수행하기 위한 본 DSP는 크게 DALU(Data ALU)와 MAC 동작을 효율적으로 하기 위한 MACU(MAC Unit)으로 나누어진다.

DALU는 16비트 ALU와 BS, 레지스터 파일로 구성되어 있으며, MACU는 2개의 MAC과 3개의 FIFO

로 구성되어 있다.

또한 각 장치를 제어할 수 있는 신호를 내보내는 제어기(Controller)는 PLA로 구현되었다.




그림 3. DSP Core 블럭도

Fig. 3. DSP Core block diagram.

데이터 ALU는 본 DSP의 모든 연산과 논리 동작을 수행한다. 데이터 ALU의 연산은 2의 보수의 입력 데이터를 수행하고 2의 보수 결과를 낸다. 데이터 ALU의 구성은 16비트 Barret Shifter, 16 x 16비트 레지스터 파일, 16비트 논리 연산 장치(ALU)로 구성된다. MACU(Multiply-Accumulate Unit)는 303 x 16비트 FIFO 1개, 160 x 16비트 FIFO 2개, MAC 2개, 32비트 파이프라인 레지스터, 40비트 누산 레지스터, CSU(Compare-Select Unit)로 구성된다.

데이터 FIFO, F0, F1, F2는 각각 160, 160, 303 개의 16비트 데이터 레지스터로 구성되어 있다. F0, F1, F2가 2개의 MAC 입력으로 사용되며, F0:F1, F1:F2를 결합하여 다시 FIFO에 저장하거나 레지스터 파일에 입력된다. 가변율 음성 코딩 알고리즘을 사용하기 때문에 입력 음성 신호를 8Khz로 샘플링 하여 이 음성을 한 프레임당 160 샘플씩 20ms 음성 부호화기 프레임으로 나눌 경우 최소 160개 FIFO가 필요하며, 피치 변수 검색을 위한 분석/합성(Analysis-by-synthesis) 과정에서 개루프와 폐루프 과정의 변수를 찾을 때 143개의 폐루프 값을 더 필요로 하기 때문에 303개의 FIFO가 하나 더 필요하다. 번지 계산은 Up/Down 카운터를 이용한다.^[8] 한 클럭에 한 데이터 쌍 처리가 가능하고 동시에 읽고 쓸 수 있기 때문

에 변수 전체 접속 속도가 2 배 빨라진다. 또한 모든 데이터가 동시에 이동하기 때문에 FIFO 블럭의 내부적인 전력 사용이 높아질 수 있으나 이후 외부 dual port SRAM으로 대체할 예정이며, MAC을 두 개 사용함으로써 전체 MAC 연산 성능은 향상시키고 클럭 분주를 이용해 내부 클럭 주파수를 낮추어 전체 전력 사용을 줄일 수 있다.

MAC은 DSP의 중요한 산술 처리 장치이며, 모든 산술 연산을 수행한다. 이 장치는 곱셈기, 덧셈기 블럭으로 구성된다.^[9] COMPASS 라이브러리에서 제공하는 곱셈기와 덧셈기를 이용하여 설계하였다. 또한 곱셈기와 덧셈기 사이에 파이프라인 레지스터를 두어 파이프라인이 가능하도록 하였다. 이 곱셈기는 MAC 동작 이외에 일반 곱셈 연산도 가능하도록 다중화되어 있다.

음성 코딩 알고리즘에서는 많은 MAC 동작을 수행한다. 그러나 매 번마다 메모리에 접속하여 MAC 명령어를 가져올 경우 많은 시간 지연이 발생하여 음성 신호의 실시간 처리가 어렵게 된다. 따라서 한 번의 명령어로 여러 번의 동작을 반복해서 하게 위해 레지스터에 반복 회수만을 저장하고 나서 그 값을 CSU(Compare Select Unit) 입력으로 할 경우 레지스터 값만큼 MAC 동작을 하게 한다. 카운터에서 클럭의 회수를 세고 그 값이 비교기에서 입력된 16비트의 반복 회수와 비교되어 같아질 때까지 MACU를 로드하게 된다. 또한 MAC의 곱셈기를 일반 곱셈 연산으로 이용하기 위해 CSU에 다중화 신호를 입력하여 MAC과 곱셈을 구별하여 연산 장치가 동작하도록 한다.^[10]

제어기는 Execution part를 제어하는 신호들을 발생시키는 블럭으로 PLA를 이용하여 설계하였다. 명령어 워드의 오피코드 필드를 해석하여 명령어 수행에 요구되는 신호들을 발생시킨다. 먼저 명령어 오피코드를 간략화 한 후 PLA 방정식을 이용하여 고속, 최적의 PLA 블럭을 설계하였다. 명령어 레지스터에 명령어 워드가 로드되면서 5ns이내에 제어 신호를 발생한다.

2. 어드레싱과 명령어 세트

본 논문에서는 음성 부호화기용 DSP를 효율적으로 구동시키기 위한 어드레싱과 명령어 세트를 제안하였다. 어드레싱은 최대한 동작을 단순화시키고 레지스터를 통한 파이프라인이 가능하도록 2개의 모드만을 채

택하고 있으며, 더 다양한 모드에 따라 구조 조정이 용이하도록 비트 9를 보존해 놓았다. 명령어 세트는 일반적인 DSP 명령어에 MAC 동작과 FIFO 동작을 제어하기 위한 일부 명령어를 추가하였다.

어드레싱은 크게 register mode와 immediate mode로 나눌 수 있다. 레지스터 어드레싱은 오퍼랜드가 직접 MDR(Memory Data Register)로 전달된다. CPU 레지스터는 일반 레지스터 12개와 RC(Repeat Counter), SP(Stack pointer), PC(Program Counter) 등 16개 레지스터로 구성되어 있다. 그림 4는 일반 어드레싱 모드의 인코딩을 보여 주고 있다.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
						x	1			destination		source			
						x	0			immediate		destination			

그림 4. 어드레싱 모드

Fig. 4. Addressing Modes.

명령어 세트의 목표는 각 장치가 매 명령 주기마다 바쁘게 동작하게 하는 것이다. 이는 최대한의 속도와 최저의 프로그램 메모리의 사용을 보장한다. 본 DSP에서는 논리연산(Arithmetic & Logic), 이동(Move), FIFO 명령어로 나누어진다. 연산 명령어로는 ADD, SUB, CMP 등 13개가 동작 가능하며, 논리 명령어는 AND, XOR, NOR 등 7개가 동작 가능하다. 또한 이동 동작을 수행하는 MOV 명령어가 있다. 특히 데이터 FIFO가 RAM처럼 사용될 수 있는 구조인 점을 감안하여 FIFO의 입출력을 제어해 줄 수 있는 명령어가 필요하다. 이와 같은 동작을 수행하는 명령어로는 SETST0, SETST1, SETST2, SETLD0, SETLD1, SETLD2 등이 있다. FIFO 명령어는 각각 3개의 데이터 FIFO에 대해 입력 데이터와 출력 데이터의 출입을 가능하게 하기 때문에 FIFO에 대한 실질적인 제어 역할을 하게 된다.

IV. 시뮬레이션 결과 및 성능 평가

본 논문에서 제안한 dual MAC을 이용한 음성 부호화기용 매개변수 검색 구조 설계의 성능을 평가하기 위하여 SUNsparc10 워크스테이션에서 ASIC 설계 툴인 COMPASS 내의 시뮬레이션 툴인 Quick SIM을 이용하였다. 샘플로 선택한 명령어들을 Hand

assembly하여 레지스터 내의 데이터가 올바르게 입출력됨을 근거로 프로세서 구조의 정확도를 검증하였다. 먼저 dual MAC과 FIFO 메모리 동작을 확인하기 위해 MAC 명령어에 대한 실험을 하였다. 그림 5는 MAC & FIFO 동작의 실험 결과를 보여주고 있다.

첫번째 클럭에서는 각 레지스터 내의 값을 리셋하기 위한 동작이 이루어지며, 두 번째 클럭부터 MAC 동작이 이루어진다. 파이프라인이 가능하도록 곱셈기와 덧셈기 사이에 파이프라인 레지스터가 있기 때문에 MAC 연산은 두 클럭에 연산이 가능하다. FIFO 메모리로부터 세 개의 출력이 나오고 이 데이터는 두 개의 MAC 블럭에서 각각 연산이 되고 있음을 확인할 수 있다. sft_ready 제어 신호가 '1'이 되면 FIFO 메모리에서 출력이 시작되고 두 클럭 사이를 뒤에 두 개의 파이프라인으로 구성된 MAC 연산을 한 후 결과가 나온다. 한 클럭이 진행할 때마다 누적된 연산 결과가 출력됨을 확인할 수 있다.

본 논문에서는 타임 클럭을 필요로 하는 레지스터를 이용하여 FIFO를 사용하였기 때문에 칩 면적과 전력 문제에 효율적이지 못하다. 따라서 더 작은 칩면적과 낮은 전력 사용이 가능하게 하기 위해서는 속도는 다소 떨어지더라도 Dual port SRAM과 shift 기능을 동시에 갖는 FIFO를 사용한다면 고속과 저전력을 동시에 만족할 수 있다. 명령어 메모리 또한 SRAM을 응용한 FIFO를 사용할 경우 고속의 패취 동작이 가능하기 때문에 파이프라인 단계를 더 늘릴 수 있는 이점이 있다.^[11]



그림 5. FIFO & MAC 블럭의 시뮬레이션 결과
Fig. 5. Simulation result of FIFO & MAC block.

전체 시뮬레이션은 MAC 동작과는 별개의 패스를 갖는 DALU 명령어에 대해서만 실험하였다. 왜냐하면 일반 명령어 처리는 DALU에서 이루어지며, MAC 명령어만 MAC 블럭에서 동작하기 때문에 별개의 패스로 동작을 검증하더라도 큰 문제는 없다. 즉, 음성 부호화기 알고리즘 특성상 MAC 동작과 일반 연산 동작은 구별되어도 상관이 없다. 그림 6이 DALU 블럭의 시뮬레이션 결과를 보여주고 있다. 데이터 입출력을 확인할 수 있는 레지스터는 대표적으로 R2, R3, R4만을

사용하였으며, 레지스터에 데이터를 로드하고 이동시키며, 덧셈, 뺄셈, 곱셈 등의 연산을 하도록 프로그램하였다.




그림 6. DALU 블럭의 시뮬레이션 결과
Fig. 6. Simulation result of DALU block..

본 논문의 DSP와 일본 마쓰시타 회사에서 개발한 16b 저전력 DSP와 비교하면 다음과 같다.

특성	마쓰시타	본 DSP core (클럭분주)
동작주파수	10.7MHz (21.5MHz의 클럭주파수)	11.0MHz (22.0MHz의 클럭주파수)
MAC 성능	21.0MOPS peak	35.2MOPS peak
프로세스 공정	0.8μm CMOS Tech.	0.8μm CMOS Tech.
트랜지스터 수	94k 로직	80k 로직
VDD	3.5 V	5 V

그림 7. 마쓰시타 DSP와 본 DSP의 특성 비교^[9]
Fig. 7. Features Comparision of Matsushita vs. ours.

본 논문의 DSP core의 최장 경로(Critical path)는 MAC 동작 블럭 중에서 16 X 16 곱셈기로서 COMPASS 라이브러리의 bit array unsigned 곱셈기이다. 전송 지연(Propagation delay)은 MAC 연산부에서 발생하며, 45.5ns로 약 22.0MHz의 연산 속도를 갖는다. 따라서 dual MAC의 성능은 43.9MOPS이며, 클럭 주파수는 22.0MHz이다. 파이프라인 프로세서에서는 core의 연산 속도가 곱셈기의 지연 시간에 가장 많은 영향을 받는다. 따라서 최적의 곱셈기 설계로부터 전체 시스템의 처리 속도를 향상시킬 수 있다. 예로 16X16 비트 고속 병렬 곱셈기 구조를 이용한 MAC 설계를 할 경우 28.4ns이하로 지연 시간을 떨어뜨릴 수 있다.^[12] 따라서 dual MAC의 성능은 35.2MOPS이다. 또한 저전력을 목표로 DSP core를 수정, 설계할 경우 본 논문에서 제안한 dual MAC은

클럭을 분주하여 동작 주파수를 1/2로 줄이고, 이 클럭을 파이프라인 MAC에 사용하면 11.0MHz의 동작 주파수에 35.2MOPS의 고속 연산을 수행할 수 있다.

위와 같은 결과는 클럭 분주 구조로 수정, 설계할 경우 저전력 DSP에 응용이 가능하다.

V. 결 론

본 논문에서는 이동통신 기술중 하나인 CDMA 방식의 셀룰라 폰의 음성 부호화 알고리즘의 병렬 특성에 기반해서 CELP 알고리즘을 효율적으로 구현할 수 있는 16비트 프로그래머블 DSP-용 피치 매개변수 검색 구조를 설계하였다.

Core는 기본 연산을 수행하는 DALU와 매개 변수의 고속 검색을 하기 위해 dual MAC을 사용하였으며, MAC의 입력이 되는 각종 매개변수를 고속으로 MACU에 접속시키기 위해 레지스터를 이용한 FIFO 메모리를 사용하였다. 2개의 FIFO 메모리에서 출력은 한 클럭당 두 개의 데이터가 가능하며, 그것은 일반 쉬프트 레지스터 속도인 2ns이하의 시간지연을 갖는다. 또한 전체 프로세서는 22.0MHz 동작 속도를 가지며, 파이프라인 곱셈기를 풀커스텀(Full custom)으로 설계한다면 35.2MHz까지 동작 속도를 향상시킬 수 있는 프로세서이다. 동작 주파수를 두 배로 늘려도 음성 부호화기 규격을 만족시킴으로써 저전력 프로세서에도 응용이 가능하다. 본 설계는 0.8μm CMOS technology를 사용하였으며, 총 트랜지스터 수는 FIFO 메모리를 제외하고 8만개이다. 또한 저전력 및 고속 DSP에 응용할 수 있는 구조를 가지고 있으며, 프로그램이 가능하기 때문에 확장성을 보장할 수 있다.

앞으로의 과제는 QCELP의 분석을 통해 정의된 DSP 칩이 구조적인 보완을 통해 면적과 시간의 최소화를 통한 명령어 사이클을 가속화하고, 사용자와 개발자를 위한 어셈블러와 명령어 레벨 시뮬레이터와 같은 사용자 인터페이스를 개발하는 것이며, 저전력 이동통신용 음성 부호화기로 사용하기 위해 동작 주파수를 1/2로 줄이고, 클럭 분주로 사용하는 MAC 설계가 이루어져야 한다. 본 논문은 통신기기의 소형화, 경량화, 저전력화 추세에 맞는 구조적인 조정과 보완을 통해

현재 국내에서 활발하게 진행중인 이동통신 기기의 개발에 밀거름이 될 수 있을 것이다.

참 고 문 현

- [1] 휴대용 이동 전화기를 위한 CPU 개발, 체신부, 1994
- [2] WE DSP16 and DSP16A Digital Signal Processor Information Manual, AT&T, Inc. 1989.
- [3] 이인성, et al., "CDMA 디지털 셀룰라용 음성 부호화기(QCELP)의 복잡도 감소 알고리즘 및 성능 연구", 신호처리합동학술대회 논문집, 제 6 권 1호, pp.20~23, 1993
- [4] P.Kroon, K.Swaminathan, "A High-Quality Multirate Real Time CELP Coder", IEEE J. Select. Areas Commun., Vol.10 No.5, pp. 854~856, June 1992.
- [5] Qualcomm,Co., "Speech Service Option Standard for Wideband Spread Spectrum Digital Cellular System", pp. 30~40.
- [6] Qualcomm,Co., "Speech Service Option Standard for Wideband Spread Spectrum Digital Cellular System", pp. 30~40.
- [7] J.H.Park, Y.M.Kim, "Analysis and Optimization of Speech Coder Algorithm for CDMA Digital Cellular", IEEE Int'l Conf. on Communication Systems, Singapore, pp. 870~874, 1994.
- [8] S.G.Shiva, Computer Design & Architecture, H.C.P., New York, pp. 145~148, 1991.
- [9] K.Ueda, et al., "A 16b Low-Power-Consumption Digital Signal Processor", ISSCC, Session 2, WP2.2, pp. 28~30, 1993.
- [10] Kai Hwang, Computer Architecture, John Wiley & Sons, New York, pp. 43~47, 1979.
- [11] 박주현, 김영민, "Instruction FIFO memory를 이용한 범용 DSP 구조", 전자공학회논문집, 제32권 B편 제 3호, pp. 31~37, 1995
- [12] 조진호, 김영민, "32X32 비트 고속 병렬 곱셈기 구조", 전자공학회논문집, 제31권 B편 제 10 호, pp. 67~72, 1994

저자소개



朴柱炫(正會員)

1969년 7월 13일생. 1993년 2월 전남대학교 전자공학과 졸업.
1995년 2월 전남대학교 대학원 전자공학과 졸업(공학석사).
1995년 3월 ~ 현재 전남대학교 대학원 전자공학과 박사과정 재학중. 주관심분야는
저속 영상 코딩, DSP 프로세서 설계 등임



沈載述(正會員)

1973년 12월 19일생. 1995년 2월 전남대학교 전자공학과 졸업. 1995년 3월 ~ 현재 전남대학교 대학원 전자공학과 석사과정 재학 중. 주관
심분야는 DSP 프로세서 설계, 영

상압축 프로세서 설계 등임

金榮民(正會員) 第33卷 B編 第1號 參照
현재 전남대학교 전자공학과
교수